- 材料・デバイス
半導体デバイス革新に向けた材料開発戦略 ～2次元半導体材料の新規導入～
エグゼクティブサマリー
本プロポーザルは、トランジスタのチャネル材料や製造プロセス（プロセスノード）が大きく変わると予想される1nm以下の世代に向けて、登場が期待される2次元材料を用いるために異種材料界面特性評価、成膜・基板作製、デバイス構造作製・集積化などの基盤技術を創出するための研究開発戦略である。
社会のデジタル化を支える重要な基盤技術である半導体集積回路は、コンピュータにおける演算やAI処理の高速化・低消費電力化、通信における高速・大容量化・低遅延化、IoTにおけるセンシングの高感度化・低消費電力化などの要求から、今後も微細化・高集積化によるさらなる性能向上・低消費電力化が求められている。
しかし、微細加工技術はすでに10 nmのレベルになって限界に近づいており、従来の2次元的な微細化による性能向上は難しく、トランジスタのチャネルを積層して3次元的な構造にして実効的な専有面積を小さくしていく必要がある。最近ではシリコン・ナノシートチャネルを用いたGAA（Gate-All-Around）構造トランジスタの研究開発が進んでいる。さらにその先の世代では、遷移金属ダイカルコゲナイド（TMDC）や2次元配列したカーボンナノチューブ（CNT）などの2次元材料をチャネルに用いることが期待されている。
チャネル材料や製造プロセスが大きく変わる先の世代は、日本の先端半導体技術や産業の復権にもつながる大きなチャンスととらえることもでき、2次元材料のトランジスタチャネルへの利用に関わる科学技術の研究開発戦略の策定が重要になっている。
今後取り組むべき研究開発課題としては、以下に示す様々な基盤技術が必要になる。
①2次元材料および他材料との界面の物性・機能の理解とモデル化：
2次元材料と他の材料とのヘテロ界面の物理的・化学的特性や応力、電気特性などをナノスケールで評価できる分析・評価手法、得られた測定結果を理解するモデルや理論の構築、高性能・高品質のヘテロ界面の形成手法、新たな組成や結晶構造の2次元材料の探索など
②高品質な成膜・基板作製：
化学気相成長（CVD）技術、スパッタ技術、原子層堆積（ALD）法、選択成長技術、および別の基板上に成膜した高品質結晶層をシリコン基板上に転写する転写技術など
③デバイス構造作製・集積化：
半導体のp型・n型の伝導度制御のためのドーピング、低抵抗オーミックコンタクト形成、エッチング、絶縁膜堆積などのプロセス技術、ゲートスタック技術、高移動度の極薄チャネルトランジスタ、光デバイス、テラヘルツ（THz）発振デバイス、高感度センサなどの新デバイス構造の試作と性能・機能の検証、2次元材料特有の特性やヘテロ界面特性をモデル化したデバイスシミュレーション技術など
上記の研究開発を効率的に進めていくために、日本の現状に適した研究開発体制の整備も必要である。これまで蓄積してきた2次元材料に関する取組やプロジェクトの知見を最大限に生かすことに加え、材料科学、理論科学、プロセス科学、データ科学、デバイス物理、シミュレーションなど研究分野間の連携や、2次元材料基板の作製やデバイス試作・評価ができる共用施設の整備、これらの研究開発活動を支援する様々なレベルでのファンディング（基礎研究、拠点形成、デバイス試作、実用化研究）の充実、これらの基礎研究から応用研究に跨るプロジェクト間の連携を提案する。また、2次元材料デバイス研究の新たなコミュニティ形成、産学連携、国際連携、人材育成も強化していく必要がある。
※本文記載のURLは2023年3月時点のものです（特記ある場合を除く）。