本研究開発テーマは、大規模なシリコン量子ビットアレイ構造の開発と並行して、将来的にその一部を構成する小規模実験回路を活用することにより、量子コンピュータ実現に向けた課題の早期抽出を目指しています。これにより、プロジェクトの目指す大規模アレイ構造の設計指針を与えるとともに、誤り耐性量子コンピュータに必要となる要素技術の実現可能性を明らかにします。

• ①アレイ構造内部の量子ビットの初期化および読み出し手法を確立
• ②３つの量子ビットを用いたユニバーサル制御を実現
• ③誤り耐性閾値を上回る高精度２ビットゲート操作を実現
• ④量子ビット制御の高速化とエラー低減の関係性を解明
• ⑤３つの量子ビットによる位相誤り訂正操作を実証

上記において、①はこれまで困難であった一次元シリコン量子ビットアレイ構造内部の量子ビットの初期化および読み出し手法を確立するものです。隣の量子ビットと状態を入れ替えるSWAP操作を使うことにより、これまで困難だったアレイ内部の量子ビットに対しても、初期化・読み出し操作を実行できることを実証しました。
②では、①の読み出し手法を用いることによって３つの直列シリコン量子ビットに対する汎用的な量子ゲート操作を実証することに成功しました。この３つの量子ビットによる量子もつれ状態を生成し、88%という高い忠実度が達成できていることを世界で初めて確認しました。
③、④では、これまで量子ビット制御のボトルネックとなっていた２つの量子ビット間の制御NOTゲート操作の高忠実度化を実現しました。誤り耐性量子計算の実現に十分な99.5%という高忠実度を実証し、雑音の低減によるさらなる高精度化に向けた研究開発の指針を得ました(図2)。