本研究開発テーマは、大規模なシリコン量子ビットアレイ構造の開発と並行して、将来的にその一部を構成する小規模実験回路を活用することにより、量子コンピュータ実現に向けた課題の早期抽出を目指しています。
図1に示すような、量子ビットとしての動作が確立している小規模実験回路を用いて、量子ビットの初期化、読み出し、コヒーレント制御といった基本動作の高性能化を追究し、それらを組み合わせた量子演算操作を実証します。大規模な系での誤り耐性量子計算の実現可能性や、アレイ構造と両立する量子ビットの演算方式を検証し、プロジェクトの目指す大規模アレイ構造の設計指針を与えることを目指します。

③、④では、これまで量子ビット制御のボトルネックとなっていた２つの量子ビット間の制御NOT操作の高忠実度化を実現しました。誤り耐性量子計算の実現に十分な99.5%という高忠実度を実証し、雑音の低減によるさらなる高精度化に向けた研究開発の指針を得ました。
⑤では、３つの量子ビットの高忠実度制御を組み合わせることで、位相誤りの訂正回路をシリコン量子ビットで初めて実証しました(図2)。これにより、シリコン量子ビットを用いた誤り耐性量子コンピュータの開発に向けた重要なマイルストーンを達成したと言えます。

⑥では、アレイ構造における量子誤り訂正で課題となる、量子ビット間の誤り相関を評価しました。シリコン量子ビットに誤りをもたらす位相回転速度のゆらぎの測定（図3）から、隣接サイト同士でシリコン量子ビット間の誤り相関が強くなりうるという、シリコン量子コンピュータの将来設計と性能向上に資する重要な知見が得られました。