本研究開発テーマでは誤り耐性型量子コンピュータの設計を効率的に行う枠組みを構築します。通常の計算機には計算機の全体像を切り分け最適な設計を探求する種々の枠組みがありますが、誤り耐性型量子コンピュータにはこうした基盤が存在しません。このことが長期的な計画の立案や将来必要となる技術を先取りした開発を困難にしてきました。この問題を解決するため、本研究開発テーマでは誤り耐性型量子コンピュータで技術的なレイヤーを超えた協調設計を可能にするソフトウェア基盤「クロスレイヤー協調設計モデル」を構築します。このシステムを活用することで、誤り耐性型量子コンピュータの全体像を見据えた研究開発や、今後必要となる技術や要求性能を先読みした研究テーマの設定が可能となります。こうした取り組みはムーンショット目標６が目指す実用的な誤り耐性型汎用量子コンピュータの実現を計画的に行う上で重要となります。

クロスレイヤー協調設計モデルの開発は以下のような手続きで進めます。まず、誤り耐性型量子コンピュータで必要となる要素を技術レイヤーごとに分解し、各レイヤーにおいて誤り耐性型量子コンピュータを構成するのに必要な構成要素を列挙したミニマルモデルを構築します。このモデルをもとに将来的な技術的課題を洗い出し、他項目の研究者と連携して課題を一つずつ解決します。そこで得られた結果をミニマルモデルに肉付けする形で還元し、複数の技術を組み合わせた現実的で洗練された量子コンピュータを設計する仕組みを組み上げます。

我々はまず各レイヤーにおける要素を技術的に評価するミニマルモデルを、超伝導量子ビットに向けて構築しました（成果①）。この中で誤り訂正機構のアーキテクチャや回路の設計、誤りに耐性のあるノード間通信プロトコルの設計、誤り耐性量子計算を対象としたコンパイラの構築、実用的なタスクでのベンチマークの設計などを行い、実用化に期待されるシステムの規模や要件を定量的に明らかにしました（成果②）。この成果を、目標６内での連携を通しイオンや中性原子といった超伝導量子ビット以外の量子デバイスにも拡張しました（成果③）。これらの取り組みにより、現状の計算機のボトルネックや、大規模化における課題が明らかになりました。この知見をもとに、コンパイル最適化や設計の改善を行い、実用化に向けた課題を解決または緩和するための手法を提案しました（成果④）。
本課題の成果はレイヤーごとに網羅的に設計された評価基盤により可能となったものです。この成果は開発目標の具体化と性能の改善を可能にしただけでなく、技術的なレイヤーを跨いだ設計探索や計算機、物理、回路設計分野などとの深い連携の実現にも貢献しています。