成果概要

スケーラブルな高集積量子誤り訂正システムの開発[2] 量子ビット制御フロントエンドの先鋭化

2023年度までの進捗状況

1. 概要

本研究開発項目では、スケーラブルな高集積量子誤り訂正システムを実現するための量子ビットの制御と観測を行うフロントエンド(図1)の性能向上と小型化を目指す。

図 1 量子ビット制御フロントエンドの位置づけ
図 1 量子ビット制御フロントエンドの位置づけ

具体的には、(1)ディジタル信号処理を活用したシステム簡略化と信号品質の向上、(2)システムの高集積化による小型化、(3)複数ユニットの同期に必要なクロック分配の効率化、(4)エラーシンドローム解析バックエンドと連携して誤り訂正処理を行う観測およびフィードバック制御の実装を基本的な課題として取り上げる。

2. これまでの主な成果

(1) ディジタル信号処理を活用した信号補正技術の確立

研究開発のベースラインとして、研究開始時点の超伝導量子ビット制御装置の信号品質安定化を評価し、その結果に基づいて、信号品質に直結する温度制御機構を簡略化しながらも必要な信号品質が得られるよう簡略化したシステムを開発した。また、信号品質の劣化分をディジタル信号処理で補正するためのモニタリング機構用ループバック回路の実装とアルゴリズムのハードウェア設計を進めた。
加えて、超伝導量子ビット以外の量子コンピュータへの技術展開を目的として、各種量子ビットの制御方式について調査と初期検討を行った。

(2) システムの高集積化

量子ビット制御に必要な機能とその実現に必要な構成要素を洗い出し、それらの集積化の可否と小型化に向けた有用性を検討した。その結果、現行機を構成するシステムを① FPGAとDAC/ADC、および②X帯信号処理のモジュールに分けて、それぞれを高集積に実装することで、部品の入手性や設計コストの点でリーズナブルに目標とする小型化が実現できる見通しが得られ、2023年度には実験用ボード(図2)を設計した。

図 2 システム高集積化のために開発した実験用ボード
図 2 システム高集積化のために開発した実験用ボード
(3) 高精度で拡張性の高いクロック分配システム開発

多量の量子ビットを制御するために制御装置の同期が不可欠であり、拡張性の高い分配システムとして光ファイバを利用したクロックの分配方式を検討し、制御装置の駆動に必要な信号を光ファイバにより安定して分配する方式を見出し、実用性について評価ボードを用いた評価を行った。

(4) スケーラブルな誤り観測とバックエンドとの連携

誤り訂正に必要な物理量子ビットの情報を得るために適切な読み出し波形出力と読み出し結果の復調処理(観測モジュール)を実装する。誤り訂正に必要なシンドローム情報の取得とバックエンドへの送信を連続して実行可能なシステムとして、量子ビットの制御・観測用の信号送信、観測信号の受信、量子ビットの状態を取得する復号処理、バックエンドへの転送を間断なく実行できるパイプライン構成アーキテクチャを検討し、初期実装を行った。また、バックエンドにシンドローム情報を転送するためのプロトコルの設計を行い、項目1と連携し進めた。

3. 今後の展開

2023年度までに、誤り耐性量子コンピュータの実現に向けて、多数の量子ビットの制御と観測を可能にするフロントエンドの先鋭化に必要な研究開発項目を大きく4つに分けて、それぞれ進めてきた。2024年度以降には、それぞれの研究開発要素をシステムとして組み合わせるための作り込みと統合を行い、当初目標とする100量子ビット程度のシステムにおいて、誤り訂正処理に必要な量子ビットの制御と観測ができる方式の確立を目指す。また、エラーシンドローム解析バックエンドと組み合わせて誤り訂正が可能なシステムが実現できたことを示す。
加えて、他の量子ビット方式の量子コンピュータに対しての技術展開を想定した評価や予備実験を進める。