成果概要
最終更新日：
超伝導量子回路の集積化技術の開発[3] 量子誤り訂正用エレクトロニクスの研究開発
2025年度までの進捗状況
1. 概要
現在の超伝導量子ビット回路の典型的なセットアップでは、極低温に置かれた量子ビットチップと室温で動作するマイクロ波エレクトロニクスが、量子ビット一つ当たり1本以上の同軸ケーブルにより配線されています。しかし冷凍機のスペースや冷却能力の限界から、この方法では量子ビットのスケールアップに対応できません。本研究開発項目では、この問題を解決するために、なるべく量子ビット近傍で動作する量子ビット制御、読出しのエレクトロニクスを開発し、集積化に向けた配線のボトルネックを打破することを目的としています。
この開発においては、限られた冷凍機のスペースや冷却能力の中で、如何にして量子誤り訂正を効率的に実行する制御システムを実現するかが課題です。本研究開発項目では数十GHzでの動作が可能かつ超低消費電力回路である単一磁束量子回路、柔軟性に優れ高度な処理が可能かつ低消費電力なナノブリッジFPGAを軸に、それらが協調動作する低温エレクトロニクスシステムの開発を行います。
2. これまでの主な成果
① 単一磁束量子回路による超低消費電力セルライブラリの完成と信号分配回路の高周波動作を実証
本研究開発では、量子ビットと同じ希釈冷凍機内の約10 mK環境で動作させることを念頭に、単一磁束量子（SFQ）回路の超低消費電力化に取り組んで来ました。1K未満の領域でのデバイス特性の温度変化も考慮し、SFQ回路に用いるジョセフソン接合の臨界電流値と駆動電圧を下げ、消費電力を従来の1/50〜1/250に低減しています。2025年度は、SFQ回路の回路要素（配線や論理ゲートなど）を「セル」として集めたライブラリの充実化を図り、遅延やタイミング制約などの情報を精密に抽出して完成させました。開発したセルを組み合わせて設計した信号分配回路をオンチップテストによりテストし、特に注意深いタイミング設計が要求される高周波での動作を確認することができました。
② 4K向けナノブリッジFPGAの希釈冷凍機での動作実証
誤り訂正処理を行う際、多様な訂正アルゴリズムに対応するため低温で動作するFPGAの開発を行っています。2024年度までに標準CMOSプロセス（65 nm）でのナノブリッジFPGAを混載した低温システム・オン・チップ（SoC）の製造が完了し、2025年度ではSoCに搭載した信号入出力回路（LVDS回路）、アナログデジタル変換回路、FPGA回路の希釈冷凍機内の4 Kステージでの統合動作を実証しました。さらに誤り訂正復号器のアルゴリズムをFPGAにマッピングして、4 K温度において室温動作を約15%程度上回る性能で正常に動作することを確認しました。
3. 今後の展開
SFQ回路については、開発したライブラリを活用して、超伝導量子ビットの制御回路を設計、製造し、量子ビットの制御実証を目指します。
また、このSFQ回路を、ナノブリッジFPGAを用いて制御する低温エレクトロニクス協調動作デモに取り組みます。