

研究開発テーマ名


量子誤り訂正用エレクトロニクスの研究開発

2022年度までの進捗状況

1. 概要

現在の超伝導量子ビット回路の典型的なセットアップでは、極低温に置かれた量子ビットチップと室温で動作するマイクロ波エレクトロニクスが、量子ビット一つ当たり1本以上の同軸ケーブルにより配線されています。しかし冷凍機のスペースや冷却能力の限界から、この方法では量子ビットのスケールアップに対応できません。本研究開発テーマでは、この問題を解決するために、なるべく量子ビット近傍で動作する量子ビット制御、読出しのエレクトロニクスを開発し、集積化に向けた配線のボトルネックを打破することを目的としています。


この開発においては、限られた冷凍機のスペースや冷却能力の中で、如何にして量子誤り訂正を効率的に実行する制御システムを実現するかが課題です。本研究開発テーマでは数十 GHz での動作が可能かつ超低消費電力回路である単一磁束量子回路、柔軟性に優れ高度な処理が可能かつ低消費電力な原子スイッチ FPGA を軸に、それらが協調動作する低温エレクトロニクスシステムの開発を行います。



2. 2022年度までの成果

① 低臨界電流密度プロセスによる単一磁束量子回路動作に成功


単一磁束量子 (SFQ) 回路は、これまで主に 4K での動作を想定して設計されてきました。しかし本研究開発では量子ビットと同じ 10 mK での動作が必要であり、従来の SFQ 回路をさらに低消費電力化する必要があります。そこで超低消費電力化に必要な、「SFQ 回路のジョセフソン接合の臨界電流値を 1/10 以下に低減すること」を目指して、デバイスを設計しチップ試作を行っています。昨年度に消費電力を 1/50 に低減した信号伝送回路について、試作したチップで、液体ヘリウム温度 (4.2 K) で動作確認を行い、低速で狙い通りの信号を得ることができました。より低温ではデバイス特性の変化も考慮する必要があります。今年度は、0.3K での評価環境を整えて、同温度でも回路動作を確認しました。



② 単体ナノブリッジの 4 K での書き換え動作確認

誤り訂正処理を行う際、多様な訂正アルゴリズムに対応するため低温で動作する FPGA の開発を行っています。FPGA は 4 K での動作を想定しており、本研究プロジェク

トでは、市販の CMOS ベースの FPGA に比べて、室温にて 1/4 程度の消費電力である原子スイッチ (ナノブリッジ) FPGA を、低温で動作可能にすることを軸に開発を進めています。昨年度までに標準 CMOS プロセス (65 nm) でナノブリッジ評価デバイスを試作して、4K での書き換え動作を確認していました。今年度は、製造プロセスの改良により、4K の書き換え動作電圧を室温と同程度まで低減することに成功しました。また、昨年度開発した低温設計用のプロセスデザインキットを用いて、4K 動作のナノブリッジ FPGA の設計を完了しました。



3. 今後の展開

SFQ 回路については、試作評価により、極低温で抽出した各種パラメータを用いて、設計用ライブラリを構築し、量子ビット制御信号分配器等の回路設計に進みます。ナノブリッジについては、確立した設計指針をもとに、ナノブリッジ FPGA の製造に具体的に着手して、チップの製造を行います。