成果概要
誤り耐性型大規模汎用光量子コンピュータの研究開発[3] 導波路光パラメトリック増幅器および光量子導波路回路に関する研究開発
2023年度までの進捗状況
1. 概要
導波路光パラメトリック増幅器および光導波路による、量子テレポーテーション動作に向けて、導波路光パラメトリック増幅器および光導波路の性能改善を継続するとともに、これまで得られたデバイス技術に関する知見を基に、研究課題１と連携して量子テレポーテーションさらには量子コンピューティングを実現するためのシステム構成および現段階でのデバイス性能の適用可否の検討を進め、システム化に向けた検討をしています。検討過程ではあるものの、課題１および課題４で構築を目指している光量子コンピュータ実機向けに、本研究開発中の導波路光パラメトリック増幅器を年間２０台以上作製することができています。さらなる各要素デバイスの検討を継続して進め特性改善の検証を実施しています。
2. これまでの主な成果
（1）導波路光パラメトリック増幅器による広帯域・高レベルスクィーズド光源の検討
20台以上作製している導波路光パラメトリック増幅器は、約90%の歩留まりで、指標として設けた透過損失1.5 dBを下回る低損失なモジュールとして作製できました。量子もつれ生成実験、非ガウス状態の生成実験に組み込み、実機への適用可能性も確認できました。また昨年度実証した高速な量子受信技術に関して、従来では利得30dB以上となる特別仕様の光パラメトリック増幅器で実験を実施していましたが、利得に対する損失耐性の精査ができましたので、特別仕様でない安定製造可能なデバイスでも充分適用可能であることもわかりました。
また、導波路光パラメトリック増幅器の高性能化に向けた課題抽出として、導波路構造のばらつきによる出射ビームの形状が干渉ビジビリティの劣化を引き起こすことを確認し、高レベルスクイージング実現に向け改善をはかりました。広帯域化に向けては光導波路を短くすることで達成できることが知られていたため、短尺化にも取り組み、図1のように従来よりも短尺なモジュールを作製しました。
（2）石英系平面光波回路による量子テレポーテーションに向けた回路設計と評価の検討
昨年度はVHΔ-PLC（ファイバと整合させてコアとクラッドの屈折率のコントラストを高くした比屈折率差１%程度の光導波路）での回路検討を行いました。要素回路としてはMΔ-PLC（屈折率のコントラストの低い比屈折率差 0.4%程度の光導波路）の場合と同等の特性を得られることを確かめました。引き続きVHΔ-PLCを用いて低損失化の検討を継続しています。
量子テレポーテーションで用いられる光量子動作を基本的な光学系を持つPLCの検証として、EPRペア生成向けPLCを作製し、PLCの低損失化の検証を進めました。
VHΔ-PLCを用いて、EPR生成向けPLCを作製し、その透過特性を確認しました。回路構成を図2(a)に、コインと比較した写真を図2(b)に示します。スクイーズド光が通過するパス（図2(a)の赤青線）で受ける損失は、光回路内部で0.7dB、光回路とファイバの接続部両側で0.2dB、合計0.9dBです。この損失には、伝搬損失0.006dB（単位伝搬損失0.02dB/cm、回路長さ0.3cmとしたときの値）と要素回路の計算上の損失が含まれています。残りの損失を低減するには要素回路自体の損失を抑制するような取り組みが必要です。このPLCへスクイーズド光を伝搬させると、出力されるスクイーズド光のスクイージングレベルは約5.7dB（入力スクイージングレベルを10dBとしたときの値）と推定され、この値は、識別できるスクイージングレベルです。よってEPR生成の動作検証が可能です。
3. 今後の展開
量子光源の広帯域・高スクイージングレベル光源および光量子状態の高速測定の実証を優先的に検討し、その基盤となる導波路光パラメトリック増幅器および光導波路回路技術の高度化に取り組みます。