概要

実用的な誤り耐性量子コンピュータを実現するためには、物理量子ビット数を現在の1万倍ほどに大規模化する必要があるとされていますが、現在の超伝導量子コンピュータでは、大規模システムへの拡張性が乏しく、まさに致命的な課題となっています。
超伝導量子コンピュータには、一つ一つの物理量子ビットに対して制御・読み出しを行う回路が個別に必要ですが、現在はそういった動作を行うために、室温の電子機器から、物理量子ビット1つにつき1本以上の同軸ケーブルが接続されています。これは部品の占有スペースや同軸ケーブルを介した熱流入の問題を起こし、さらには、量子コンピュータが大規模化するにつれこれらの問題は深刻化します。
我々は、同軸ケーブルの数を大幅に削減し、既存の超伝導量子コンピュータ開発の延長では不可能と目される拡張性を維持するため、「室温の電子機器は仮想化された論理量子ビットの制御のみに用いて、大きな帯域の信号授受を要する個別の物理量子ビットの制御・読み出し・ばらつき補正システムは低温で動作するチップレットにまとめる」という新たなアーキテクチャを構想しており、それを実機として実現することに正面から挑みます。
これを可能にするのが、我々の持つ超伝導回路を用いたデジタルアシストアナログ回路技術と立体配線技術であり、10 mKに冷やされた環境の中で、物理量子ビットの制御・読み出し・補正をすべて行う小型のチップレットを実現し、誤り耐性量子コンピュータのシステム動作を実証します。

2030年までのマイルストーン

誤り耐性量子コンピュータシステムとして、100を超える物理量子ビットの均一化・高密度化を実現した量子プロセッサを備えたものを開発します。このシステム上で表面符号を用いた誤り訂正機能を動作させることで、継続して論理量子ビットの情報を保持できることを証明すると同時に、論理誤り率を抑えた形で論理量子ビット上のゲート操作が行えることを示します。

2028年までのマイルストーン

拡張性を阻害する最大の要因の一つである物理量子ビットの特性のばらつきに解決の目途を立てます。拡張可能な方式での周波数調整機構を備えた物理量子ビットを50以上持つチップを製造し、量子ビット周波数のばらつきが、調整を施した後に十分抑えられることを実証します。

課題推進者

PDFダウンロード

• プロジェクト概要（260 KB）