事業成果

小菅敦丈東京大学大学院工学系研究科准教授らの研究グループは、低コストと低電力消費を両立する新規ストラクチャードASIC型AIプロセッサを開発した（図1）。ストラクチャードASICとは、あらかじめ半導体基板に基本的な回路を組み込んでおき、最小限の配線を追加することで目的の機能を実現する方式である。

半導体製造では、回路を半導体の表面に転写するためのフォトマスクという原版が必要となる。従来のAIプロセッサでは数十枚のフォトマスクが必要だったが、今回の方式では1枚のみで済む。これまでフォトマスクの開発は10億円単位のコストがかかっていたが、これを40分の1に削減することに成功した。試作品は9平方ミリメートル以下の大きさで、電力消費量が低く、脳波解析や心電図解析などの処理を実行できる。

図1 新規AIプロセッサの概要 ウェアラブル機器で求められる低コストかつ低電力動作を実現。

AI技術は多様な産業分野に変革をもたらし、人々の生活をより豊かにすると期待されている。中でもウェアラブル機器は、脳波や心拍などの情報をAIで解析することで、病気の早期発見につながることが知られている。しかし、身に着けることが前提となるウェアラブル機器では、低コストかつ低消費電力で動作するAIプロセッサの開発が課題となっている。小型・軽量化を図るためにはバッテリー駆動が不可欠であり、そのうえで安価でなければならない。

これまでにも低消費電力を追求したAIプロセッサは開発されてきたが、消費電力を抑えようとすると、AIプロセッサを特定の機能に特化させる必要があり、汎用性が失われてしまう。このため、既存のフォトマスクを使い回すことができず、用途ごとに作らなければならなかった。10億円単位にもなるフォトマスクの開発コストを回収するには、AIプロセッサの価格を高くするしかなく、低コストと低電力消費の両立は困難であった。

ストラクチャードASIC方式とは、基本的な回路と配線をあらかじめチップに実装しておき、最終段階の上層のみを用途に応じて設計・変更するAIプロセッサの製造方法である。研究グループはこれを改良し、プロセッサのわずか1層のカスタマイズのみで特定の機能を実現するVia-programmable Neuron Array技術を開発した。これにより、必要なフォトマスクは1枚のみとなり、開発コストを大きく削減できた。

しかし、これにAI技術の中核である深層ニューラルネットワークモデル^※1を適用しようとすると、それぞれの機能ごとに専用の回路と情報を伝達する膨大な信号配線を配置する必要があり、実装可能な限界面積を超えてしまう課題があった。

研究グループは、専用の回路や信号配線を用意するのではなく、回路と配線を切り替えながら複数の処理に共通して用いるビットニューロン順次回路技術を開発し、信号配線の本数を1024分の1に削減した。さらに、深層ニューラルネットワークの重み係数^※2を16ビット、つまり6万5536種類から、プラス1、マイナス1、ゼロの3種類のみに削減する手法で、配線を削減しながらもAIの精度の低下を防ぐことに成功した。

※1　深層ニューラルネットワークモデル
複雑なパターンや特徴を見分けるためのAIの計算モデル。

※2　重み係数
入力が出力にどの程度影響するかを示す値。

これらの技術を組み合わせた結果、フォトマスク1枚で製造でき、かつ少ない電力で動作するAIプロセッサを9平方ミリメートル以下という小さな回路面積で実現できた。具体的には、従来のAIプロセッサと比べ、開発コストは40分の1になり、消費電力は8.4分の1に削減できた（図2）。

図2 試作チップの性能評価結果 フォトマスク枚数は最先端AIプロセッサ（ISSCC’23）の40分の1、
消費電力は従来品（TBioCAS’19）の8.4分の1を実現。

本成果で開発した新型AIプロセッサは、低コストかつ低消費電力で動作するという特長を持ち、スマートウォッチやAR・VR機器などのウェアラブル機器への応用が期待される。さらに、価格や消費電力の制約からこれまでAIの導入が困難であった分野においても、本技術を用いることでAI活用の可能性が広がると期待される。