高エネルギー加速器研究機構,科学技術振興機構(JST)

令和7年4月9日

高エネルギー加速器研究機構
科学技術振興機構(JST)

半導体デバイスの動作中に内部構造の可視化に成功

~半導体を評価する新しい手法の提案~

ポイント

高エネルギー加速器研究機構 物質構造科学研究所に設置されているフェムト秒パルスレー ザーを光源とする光電子顕微鏡装置(フェムト秒光電子顕微鏡)を用いて、半導体デバイスの動作下において、pn接合界面に形成され、電流の制御に重要な役割を担う空乏層の形状のイメージングに成功しました。この手法は、半導体デバイスの性能を評価しながら、その内部の様子が可視化できる新たな手法として、ダイオード、トランジスタ、太陽電池、LEDなど様々な半導体デバイスへの利用が期待されます。

本研究成果は、2025年4月9日に「Nano Letters」volume25(オンライン版)に掲載されます。

本研究は、文部科学省 光・量子飛躍フラッグシッププログラム(Q-LEAP) JPMXS0118068681、科学技術振興機構(JST) 創発的研究支援事業 JPMJFR203P、JSPS科研費 15K17677、21H01752、23H00269の助成を受けて実施されました。

<プレスリリース資料>

<論文タイトル>

“Imaging p-n Junctions Using Operando Photoemission Electron Microscopy”
DOI:10.1021/acs.nanolett.5c00513

<お問い合わせ先>

(英文)“Successful visualization of the internal structure of semiconductor devices under operation”

前に戻る