産業技術総合研究所,日本電信電話株式会社,科学技術振興機構（ＪＳＴ）

令和４年６月３０日

産業技術総合研究所
日本電信電話株式会社
科学技術振興機構（ＪＳＴ）

シリコン光集積回路のみで作動するニューラルネットワーク演算技術を開発

～デジタル電子回路を補完する超低遅延、かつ低消費電力な光ＡＩ基本技術を確立～

ポイント

産業技術総合研究所 プラットフォームフォトニクス研究センターのコン グアンウエイ 主任研究員らは日本電信電話株式会社と共同で、科学技術振興機構の支援のもと、電子回路ではなく、シリコン光集積回路を使った超低遅延かつ消費電力の少ないニューラルネットワーク演算技術を開発した。

この技術は、光集積回路を用いて機械学習の演算を行う技術である。解析すべき多次元データの電気信号は光集積回路のそれぞれ異なる入力ポートに入力されて光信号に変換され、さらに光集積回路に組み込まれた多数の光干渉計を通過する際に演算が行われる。そして、複数の出力ポートの光強度分布として演算結果が出力される。

この技術を用いることにより、電気回路を経ることなく、光集積回路のみによるニューラルネットワーク演算が実現した。このニューラルネットワーク演算では、パラメーターが固定された光集積回路に光を伝搬させるだけで演算が完了するため、デジタル電子回路のような逐次スイッチングが不要となり、電子回路の千分の１以下の遅延時間、かつ数十分の１の消費電力での演算が可能となる。また、光回路では電子回路の１０倍以上の高速なクロックが適用できるため、単位時間あたりのデータ処理量も大きくできる。これらの特徴により、この技術はデジタル電子回路を補完するＡＩアクセラレーターへの応用が期待される。

なお、この技術の詳細は２０２２年６月３０日（現地時間）にＳｐｒｉｎｇｅｒ Ｎａｔｕｒｅ社刊行の「Ｎａｔｕｒｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ」で発表される。

本研究開発は、科学技術振興機構のＣＲＥＳＴ「新たな光機能や光物性の発現・利活用を基軸とする次世代フォトニクスの基盤技術」（ＪＰＭＪＣＲ１５Ｎ４）および「情報担体を活用した集積デバイス・システム」（ＪＰＭＪＣＲ２１Ｃ３）の支援を受けて行った。

＜プレスリリース資料＞

＜論文タイトル＞

“On-chip bacterial foraging training in silicon photonic circuits for projection-enabled nonlinear classification”
ＤＯＩ：10.1038/s41467-022-30906-3

＜お問い合わせ先＞

（英文）“On-chip bacterial foraging training in silicon photonic circuits for projection-enabled nonlinear classification”

前に戻る