JSTトッププレス一覧科学技術振興機構報 第297号 > 表1

表1 設計したLSIの主な仕様


項  目 仕  様
CPU コア 32 bit RISC プロセッサ
クロック周波数 CPU コア: 200MHz
BSFPGA: 50MHz
SRAM 64KB
ROM 64KB
BSFPGA
  ブロック数
  DualPort
  SRAM
  SinglePort
  SRAM
  SRAMController

16 X 16
2KB
512B X 2
周辺I/O GPIO, UART, I2C, Timer
RTC, SPI, USB
外囲器 256 Pin QFP