超低消費電力パターンマッチング用プログラマブル論理回路｜JSTフェア2015～科学技術による未来の産業創造展

超低消費電力パターンマッチング用プログラマブル論理回路: REVSONIC（株）　ソリューション開発室　室長　井上　善雄

出展分野	社会技術・社会基盤
支援プログラム名称	A-STEP（研究成果最適展開支援プログラム）　シーズ顕在化タイプ　開発期間：平成25年度～平成26年度
小間番号	展示 A-19

出展概要

ビッグデータへの対応を見据え、今後、データ検索向けの超低消費電力で高速なパターンマッチングが一層重要になってくる。　本展示では、研究成果として圧縮されたハッシュテーブルを用いたパターンマッチング回路をFPGAに構築し実証した結果を提示する。
本技術をTCAMに応用した場合、
・100Gbpsイーサネット対応　
・100万個検索エントリ
・19．95Ｗ
と従来のTCAMでは実現不可能な性能を実現した。

共同研究者情報

研究責任者　明治大学
理工学部
情報科学科　教授　笹尾　勤

鹿児島大学
大学院理工学研究科
電気電子工学専攻　助教　中原　啓貴