

2024年7月18日


東京大学

科学技術振興機構（JST）

欠陥を導入した強誘電体結晶で電気抵抗スイッチングを実証 ——次世代AIデバイス創製への応用に期待——

発表のポイント

- ◆ 酸化ジルコニウム・バッファ層を用いることにより簡便な手法でシリコン（Si：ケイ素）ウェハ上に大面積の強誘電体結晶薄膜の作製が可能になりました。
- ◆ 欠陥を抑制するのではなく積極的に導入することにより、極めて安定した電気抵抗スイッチング特性を実現しました。
- ◆ 本成果は脳機能模倣素子の開発研究に役立つだけでなく、高品質な強誘電体結晶薄膜の汎用的な作製手法としての実用化が期待されます。



スピノコート法を用いて作製した強誘電体PZT薄膜の構成とその強誘電性・電気抵抗スイッチング特性

概要

東京大学大学院工学系研究科の李海寧大学院生、木島健特任研究員、山原弘靖特任准教授、田畠仁教授と関宗俊准教授らによる研究グループは、同研究グループが開発を進めているバッファ層（注1）とスピノコート法（注2）を組み合わせることにより、Si基板上に大面積の強誘電体（注3）結晶薄膜を作製するための新たな手法を開発しました。本研究では、この手法を用いて作製した強誘電体結晶薄膜において、スパッタリング法等の他の手法で作製した薄膜では見られない安定した電気抵抗スイッチング（注4）特性が発現することを見いだすとともに、このスイッチングの機構が薄膜中の酸素欠陥によって説明できることを明らかにしました。この成果は電気抵抗スイッチング特性を利用した脳機能模倣素子（注5）の開発研究に役立つだけでなく、高品質な強誘電体結晶薄膜を作製できる簡便かつ汎用的な手法として、さまざまな強誘電体機能デバイスの開発に応用できるものと期待されます。

発表内容

これまでの強誘電体の研究において、薄膜作製手法として用いられてきたのは、スパッタリング法やパルスレーザー堆積法（PLD法）等といった、大規模な機器設備と厳しい製膜条件（高エネルギー・高温・高真空間度）が要求されるものでした。これに対して本研究グループは、比較的低温かつ常圧で製膜が可能なスピノコート法を用いた強誘電体結晶薄膜の作製手法の開発を進めています。今回その中で、酸化ジルコニウムを母体材料として用いた酸化物結晶バッファ層がペロブスカイト型酸化物と良好な格子整合（注6）を示すことに着目し、このバッファ層

とスピノコート法を組み合わせて高品質な強誘電体酸化物薄膜を成長させることに成功しました（図1(a)）。この手法を用いれば、Siウェハ基板上でも大面積の薄膜が簡易に形成可能であるため、汎用的な強誘電体結晶薄膜作製手法として、さまざまなSi集積デバイスの開発において応用できると期待されます。

また、本研究グループは、この手法を用いてSiウェハ基板上に作製したチタン酸ジルコン酸鉛（PZT）の単結晶薄膜が電気抵抗スイッチング特性を示すことを見いだしました。このスイッチング特性は低電圧（2V以下）で発現し、電圧の掃引を100回以上繰り返しても消失せず、極めて強固なものであることも分かりました（図1(b)）。一方、スパッタリング法やPLD法で作製した、極めて結晶性が高く優れた強誘電性を示す薄膜においては、電気抵抗スイッチングは観測されませんでした。実験結果を酸素欠陥の挙動に基づく理論的なモデルによって解析した結果、このスイッチング特性は、スピノコートで作製した薄膜に存在する酸素欠陥の電圧印加による変位と、それに伴う局所分極と内部電場の発生によって引き起こされることが明らかになりました（図1(c)）。スパッタリング法やPLD法で作製された薄膜では、極めて結晶性が高く酸素欠陥量が極限まで抑えられているため、電気抵抗スイッチングが起こらないと考えられます。また、バッファ層を用いずにスピノコート法で作製した結晶性の低い薄膜では、欠陥濃度が高く電流のリークが大きすぎるため、同じく電気抵抗スイッチングは観測されませんでした。これにより、バッファ層とスピノコート法を組み合わせた手法が、電気抵抗スイッチングを引き起こすために「ちょうど良い」酸素欠陥量を容易に導入できることが分かりました。




図1 (a) SrRuO₃/Pt/ZrO₂/Si基板上に形成したPZT薄膜の断面透過電子顕微鏡像。高品質なPZT薄膜が成長する。(b) 電気抵抗スイッチング特性。2V以下の低電圧において100回以上繰り返してもスイッチング特性は維持される。(c) 酸素欠陥の変位により発生する電界（青矢印）とPZTの分極による内部電界（緑矢印）の総和が、印加する電圧（赤矢印）の履歴によって異なるため、スイッチング特性が発現する。

電気抵抗スイッチングを利用した脳機能模倣素子の研究は次世代 AI デバイス応用に向けて世界中で展開されており、本研究の手法はその中でも Si デバイスと融合可能で汎用的な強誘電体結晶薄膜形成手法として大いに活用されることが期待できます。

発表者・研究グループ構成員

東京大学大学院工学系研究科

バイオエンジニアリング専攻

田畠 仁 教授

兼：電気系工学専攻

山原 弘靖 特任准教授

木島 健 特任研究員

附属スピントロニクス学術連携研究教育センター

関 宗俊 准教授

兼：電気系工学専攻

電気系工学専攻

李 海寧 博士課程（日本学術振興会特別研究員）

論文情報

雑誌名：Advanced Electronic Materials

題名：Epitaxial Single-Crystalline PZT Thin Films on ZrO₂-Buffered Si Wafers
Fabricated Using Spin-Coating for Mass-Produced Memristor Devices

著者名：Haining Li, Takeshi Kijima, Hiroyasu Yamahara, Hitoshi Tabata, and
Munetoshi Seki*

DOI : 10.1002/aelm.202400280

研究助成

本研究は、Beyond AI 連携事業による共同研究費、JST CREST（課題番号：JPMJCR2202）、AMED（課題番号：JP22zf0127006）、JSPS 科研費「基盤研究（S）（課題番号：20H05651）」、「挑戦的研究（萌芽）（課題番号：22K18804）」、「学術変革領域研究（A）（課題番号：23H04099）」、「基盤研究（B）（課題番号：22H01952）」、「特別研究員奨励費（課題番号：23KJ0418）」の支援により実施されました。

用語解説

(注 1) バッファ層 :

薄膜と基板の格子不整合性を緩和するために、これらの間に設ける中間層のこと。

(注 2) スピンコート法 :

基板の中心に液体を滴下した後、基板を高速回転させ、発生する遠心力によって基板上に均一な薄膜を作製する手法。

(注 3) 強誘電体 :

電圧を印加しなくても正と負の電荷の偏り（電気分極）が生じた状態になっており、電圧を印加すると分極の方向を揃えたり変えたりすることができる物質のこと。

(注 4) 電気抵抗スイッチング :

電圧を印加すると材料・素子の電気抵抗が変化し、電圧を切った後もその抵抗変化が保持される現象のこと。

(注 5) 脳機能模倣素子 :

脳・神経系に特有のしなやかな情報処理・伝達や、学習・記憶・忘却などの機能を自律的に再現できるデバイスのこと。

(注 6) 格子整合 :

二つの材料の格子定数が一致すること。一般的に、基板と薄膜の格子整合性が高い場合は、薄膜が結晶面を基板の結晶面に揃えながら成長するため（エピタキシャル成長）、結晶性の高い薄膜が得られる。

問合せ先

（研究内容については発表者にお問合せください）

東京大学大学院工学系研究科

准教授 関 宗俊（せき むねとし）

Tel : 03-5841-0406 E-mail : m-seki[at]ee.t.u-tokyo.ac.jp

〈報道に関する問合せ〉

東京大学大学院工学系研究科 広報室

Tel : 03-5841-0235 E-mail : kouhou[at]pr.t.u-tokyo.ac.jp

科学技術振興機構 広報課

Tel : 03-5214-8404 E-mail : jstkoho[at]jst.go.jp

〈JST 事業に関すること〉

科学技術振興機構 戰略研究推進部 グリーンイノベーショングループ

安藤 裕輔（あんどう ゆうすけ）

Tel : 03-3512-3531 E-mail : crest[at]jst.go.jp