

本コンソーシアム設立の背景とビジョン

「超スマートエネルギー社会」の実現に向けて

目指すべき「超スマートエネルギー社会」

エネルギー効率の極限的な向上

- 超低損失パワーデバイス技術
- 高電力密度に耐える実装技術
- 高効率の燃焼制御技術

エネルギーネットワークの高機能化

- パワープロセッシング技術
- 新しいモータ駆動技術
- 二次電池の有効利用技術

直接的な波及効果


- 現行の様々な電力変換器の損失低減(省エネ)
- 低コスト化により、パワエレ適用範囲の大幅拡大(高機能化、省エネ)
- 超小型電力変換器実現により、機電一体モータなどの創出(高機能化)
- 群ロボットや航空機などの閉鎖系における多階層の電源供給技術(高機能化)
- 火力発電、航空機等の燃焼炉の高効率化(省エネ)
- 二次電池残量の精密モニタリング(高機能化)

間接的な波及効果

- 医療用加速器の超小型化、汎用化
- 電子トランス+半導体遮断器を用いた災害に強い電力インフラ

SSEIが目指す超スマート社会のビジョン・イメージ

- 1) 京都大学が世界的な強みを発揮する次世代パワー半導体技術
- 2) 材料・デバイスから実装・モジュール、回路・システム応用までの一貫通貫型研究開発
- 3) 実用化の鍵を握る学理研究と普遍性のある高度技術開発の融合
- 4) 当該分野の先端を走る研究者と技術開発をリードする民間企業の組織的連携



SiCパワーデバイスの研究開発課題と取り組み


課題1: SiC結晶欠陥およびMOS界面欠陥の低減とモデル化

所有するコアテクノロジー

- 学理に根差したSiC欠陥低減技術
- 計算科学と膨大な実験による知の集積

特徴あるアプローチ(本グループのみ)

- SiC結晶欠陥の安定性の理論計算
- MOS界面欠陥の物理的理解と低減
- SiC CJFET構造




競争領域に向けて達成すべき目標

- 結晶欠陥に起因する劣化抑制の指針(1000 A/cm²動作時)提示
- SiC MOSFETチャネル移動度向上(30 → > 80 cm²/Vs)
- SiC CJFETのしきい値電圧制御

競争領域での研究開発

特定用途SiCパワーデバイスの性能(コスト)向上と高信頼化
特定用途の高温集積回路
約4年後



課題1: SiC結晶欠陥およびMOS界面欠陥の低減とモデル化

研究開発課題の概要

- SiCパワーMOSFETの本格的実用化の障壁となっているコストと信頼性を大幅に改善(オン抵抗の低減と積層欠陥拡大の抑制)
- 燃焼炉や原子炉の制御・モニタリングに使用可能な厳環境動作集積回路の基盤を確立



<各サブテーマの概要>

- 1-1 SiCにおける拡張欠陥起因の素子特性劣化抑制
積層欠陥拡大の条件を明確にし、特性劣化抑制の指針を提示
参画企業: ローム(株)、住友電気工業(株)、(株)日立製作所
- 1-2 酸化膜/SiC界面欠陥の低減、MOSFET特性向上およびモデル化
MOS界面高品質化による移動度向上と特性予測が可能なモデル構築
参画企業: ローム(株)、住友電気工業(株)、(株)日立製作所、(株)ミライズテクノロジーズ
- 1-3 SiCを用いた超高温集積回路に関する基礎研究開発
相補型JFETのしきい値制御と高温動作実証
参画企業: (株)日立製作所

SiCパワーデバイスの実用化と省エネ効果

エアコン(三菱電機、ダイキン 2010~)
太陽電池用パワコン、サーバー電源

鉄道(東京メトロ/JR山手線/環状線/新幹線など)



電気自動車(EV)にSiC MOSFET, SBD搭載

SiC市場:
1,500-1,800億円 @ 2021
4,000-6,000億円 @ 2025



3300 V - 1500 A SiCモジュール

走行電力 20~36% 低減
変換器体積 80% 低減

<http://www.mitsubishielectric.co.jp/news/2014/0430.html>


エレベータ、急速充電器、高周波加熱用電源など応用拡大

<http://www.honda.co.jp/news/2016/4160310.html>
<https://www.statista.com/chart/16948/total-number-of-premium-cars-sold-in-the-us/>


TESLA Model 3 はベストセラー

SiCパワーMOSFET普及の最大の障害: 高コスト

様々なパワートランジスタの特性比較



SiC MOSFETのオン抵抗の内訳



酸化膜/SiC界面の欠陥を低減し、チャネル移動度を4倍にできれば
→ SiCパワーMOSFETのオン抵抗 約1/3
→ 高性能を維持しながらチップ面積 1/3 (デバイス価格 1/3以下)
→ “Siデバイスより10倍低損失 + Siデバイスと同価格”