

2024年3月27日



株式会社日立製作所 研究開発グループ基礎研究センタ 主管研究長

PM 水野 弘之

#### 課題推進者(PI)







1

● 期待されている高集積化・スケーラビリティが課題







https://www.nature.com/nature/volumes/601

今回の3グループの成果により、シリコンベースの量子情報処理は 量子コンピュータのプラットフォームに一歩近づいた。しかし、今回 の研究グループのデバイスを拡張可能なものにするには、克服す べき課題がある。重要な問題は、システムのサイズが1ビットでも 大きくなると、量子ビットの校正、ベンチマーク、達成された忠実 度の多くが悪影響を受けることである。 したがって、このシステムの次の実験的マイルストーンは、より多くの 量子ビットが存在するにもかかわらず、XueらやNoiriらが実証し たような高い忠実度を持つ2量子ビットゲートをホストする、より 大きな量子ドットアレイを構築することである。このようなシステム のさらなるブレークスルーは、量子エラー訂正の実証である。

https://media.nature.com/original/magazineassets/d41586-022-00047-0/d41586-022-00047-0.pdf





● シリコン集積性を最大限に活用したトップダウン方式で早期実用化をめざす







研究開発項目		課題推進者	研究開発課題	
1	量子コンピューティング システム	日立 水野弘之	1 2 3	2次元量子ビットアレイ 量子ビット高精度制御・ 高感度読み出し回路 システムアーキテクチャ
2	極低温複数チップ実装 システム	神戸大 永田真	4 5	極低温複数チップ実装 環境モニタリング手法
3	ホットシリコン量子ビット	東工大 小寺哲夫	6	シリコン量子ビットの高温動作
4	小規模回路による 量子演算	東工大 米田淳	7	アレイ化と量子ビット基本演算の両立
		理研 中島峻	8	量子ビットの量子制御性の検証



● 小規模回路で実績があるSiGe量子ビットに対し、将来の集積化を重視してSi-MOS量子ビットによる量子ビット操作に挑戦中

	SiGe (理研、他)	Si-MOS	懸念点	
デバイス構造	B2 B3 P1 P2 P3 SiGe Si QW Q <sub>1</sub> Q <sub>2</sub> Q <sub>3</sub> SiGe	V <sub>JG1</sub> V <sub>QG2</sub> V <sub>JG2</sub> V <sub>QG3</sub> V QG1 QG2 QG3 QG4 JG0 JG1 JG2 JG2 JG3 SO1 ervoir BOX Drain		
基盤の基本特性	<ul> <li>•同位体含有量:</li> <li><sup>29</sup>Si 0.08%, <sup>30</sup>Si 0.00%</li> <li>•電子移動度: 1.5x10<sup>5</sup></li> <li>•有効質量: 0.13</li> </ul>	•同位体含有量: <sup>29</sup> Si 4.7%, <sup>30</sup> Si 3.1% •電子移動度: 1.0x10 <sup>4</sup> •有効質量: 0.14	・コヒーレンス時間	
電子閉じ込め構造 (縦方向)	・ウェル構造: SiGe 30nm / Si 8nm / SiGe 30nm ・ゲート材料: Al/Al <sub>2</sub> O <sub>3</sub>	・ウェル構造: SiO <sub>2</sub> 5nm / SOI 50nm / BOX 145nm ・ゲート材料: Poly-Si/SiO <sub>2</sub>	・バレー分離 ・ゲートチャージ	
	•Si - SiGe 界面	•SiO <sub>2</sub> - Si 界面	<ul> <li>表面粗さ</li> </ul>	
電子閉じ込め構造 (面方向)	•素子分離: 電解分離	・素子分離: シャロートレンチ アイソレーション (STI)	•STIによる固定チャージ発生	
	•寸法: Unknown	•寸法: 60 nm	•マルチプル量子ドット形成	
	•スピン操作: EDSR	•スピン操作: ESR		
人ビン操作手法	・ローカル磁場生成: マイクロマグネット (Co/Ti)	<ul> <li>ローカル磁場生成:</li> <li>ローカル電流</li> </ul>	<ul> <li>ケート速度</li> </ul>	

スケジュール







研究開発項目		課題推進者	研	研究開発課題		
1	量子コンピューティング システム	日立 水野弘之	1 2 3	2次元量子ビットアレイ 量子ビット高精度制御・ 高感度読み出し回路 システムアーキテクチャ		
2	極低温複数チップ実装 システム	神戸大 永田真	4 5	極低温複数チップ実装 環境モニタリング手法		
3	ホットシリコン量子ビット	東工大 小寺哲夫	6	シリコン量子ビットの高温動作		
4	小規模回路による 量子演算	東工大 米田淳	7	アレイ化と量子ビット基本演算の両立		
		理研 中島峻	8	量子ビットの量子制御性の検証		



# 研究開発課題1:2次元量子ビットアレイ(1)

#### 日立/水野PI



✓ 量子ドットアレイと、その制御に必要な直接周辺回路を混載するQCMOSプロセスを開発

- ✓ 周辺回路が極低温領域(4K)で動作すること確認し、量子ドットの特性マップを取得
- ✓ 特性ばらつき解析を行い、得られた知見を量子ビットアレイ構造・製造プロセスにフィードバック











## 研究開発課題1:2次元量子ビットアレイ(2)

T. Utsugi et al., PRB, 11 December 2023

T. Utsugi et al., APS, March 2024

#### ● 初期化

✓ 高速高精度な単電子ポンプ&ルーターを実証



単電子ルーター



 $P_{error}^{Pump} < 0.01\%$ 



28+ hour free run Accuracy: 99.86% ルーター制御





 $P_{error}^{Router} < 1\%$ 



# 研究開発課題1:2次元量子ビットアレイ(3)





T. Kuno et al., APS, March 2024 [1]A. J. Ramsay et al, Nat Commun (2023)



- ✓ 試作量子ビットアレイの T<sub>2</sub>\*は144ns (Si28の必要性を示唆)
- ✓ Concatenated Continuous Driving(CCD)<sup>[1]</sup>の適用により、
   低周波ノイズを除去することでコヒーレンス時間を約2桁
   改善することを確認 【VLSI Symposium 2024へ投稿完】





- Randomized Benchmarking評価完
- ✓  $F_{\text{bare}} = 95.0\%$ ,  $F_{\text{ccd}} = 99.1\%$

## 研究開発課題1:2次元量子ビットアレイ(4)

#### ● 読み出し

D. Hisamoto et al., Appl. Phys. Express, 2023

日立/水野PI

- ✓ 量子ビット読出し信号検出用トランジスタにPMOSセンサを適用
- ✓ PMOSセンサ部への電子閉じ込め数の変化により、nAオーダーで電流が変化することを確認



•PMOSセンサへの電子閉込めにより、PMOSトランジスタのチャネル領域のポテンシャル障壁が低下 •ポテンシャル障壁低下により、PMOSセンス電流が大きく変化

⇒PMOSセンサの駆動電流変化として量子ビット状態を読出し可

## 研究開発課題2:量子ビット高精度制御・高感度読み出し回路

### 日立/水野PI

### ● 極低温量子ビット制御チップ(CAC)の設計・試作



CAC チップ写真 (TSMC 40nm)



量子ビット高精度制御アーキテクチャ

低損失伝送基板設計&実装完



可変範囲 (1ns ~ 2ms, 1ns step)

バイアス切替,マイクロ波照射

タイミング制御可能

● タイミング生成回路

BSTRT

**SPTIO** 

20GHz マイクロ波信号発生(PLL & Mixer内蔵) パルス幅 (0.1~10us)、位相 (0.35° step)、振幅 (-15~3dBm) ジッタ特性改良版も設計 & 評価完【VLSI Symposium 2024へ投稿完】





59チャネル 出力電圧範囲 (0V ~ 2.5V) 分解能 (16bit, 1LSB=40uV)

研究開発課題3:システムアーキテクチャ(1)

#### ● 量子オペレーティングシステム(量子OS)の基本コンセプト構築とプロトタイプ開発

 ・制御対象となる量子コンピュータのモデル(デジタルツイン)を量子OSに内包し、 ハード制約に応じた制御の実現と、状態監視結果のフィードバック(デジタル補正) によるモデル精緻化を実現





•SDKとシステムモニタを連携し、量子オペレーションの一連の流れを統合的に制御

研究開発課題3:システムアーキテクチャ(2)

#### ● シャトリング量子ビット方式による、量子ビット結合自由度の拡大とクロストーク影響の抑制



### 研究開発課題4:極低温複数チップ実装(1)

神戸大/永田PI

### 極低温CMOSアナログ回路



- •極低温DA変換器(Cryo-DAC)
  - 16bit (40uV/LSB)バイアス電圧生成
  - 59チャネル(0.02 mm²/ch)



線形性評価@4K



- 極低温AD変換器(Cryo-ADC)

   - チップ内部で制御信号をモニタ → 補正
  - 11bit 100 MS/s非同期逐次比較型







Miki, A-SSCC 2023

### 研究開発課題4:極低温複数チップ実装(2)



### 研究開発課題5:環境モニタリング手法

神戸大/永田PI

● 量子ビット制御フィデリティに影響を及ぼす温度上昇や制御信号波形をモニタリング

- 環境モニタリング向け極低温AD変換回路@100 mKを開発 - 超低消費電力動作: <1 uW

● モニタリングした環境情報を制御回路へフィードバック





# 研究開発課題6:シリコン量子ビットの高温動作(1)

- 高温測定に適した手法を用いた*スピン緩和時間*測定
  - ✓ 温度の影響が小さいドット間トンネリングによるスピン読み出し
  - ✓ 高温下において読み出し忠実度・コヒーレンスを制限する可能性のあるスピン緩和時間を測定



東工大/小寺PI

## 研究開発課題6:シリコン量子ビットの高温動作(2)

- スピン操作の高温化・高忠実度化
  - ✓ 高温化(~1 K)での量子ビット実現に向けて、300 mKにおけるスピン操作
  - ✓ 高忠実度化に向けて、スピン共鳴における量子干渉効果の影響を解析



二谷、優秀修士論文賞 S.I. Ibad, et al., (東京工業大学) (2024). SiQEW (2023).





- 操作点(操作時間<sub>てburst</sub>)でマイクロ波を印加し、
- 読み出し点で電流値を取得

300 mKにおいて スピン共鳴によるスピン操作を実現

➤ スピン共鳴における量子干渉効果の影響

@ 4 GHz

0.2

-0.2 0.22

閉塞

(bA)

れ電流

SB 漸 分 流

東工大/小寺PI

研究開発課題6:シリコン量子ビットの高温動作(3)

#### ● モデルベース強化学習による量子ドットの自動調整

✓ ホットシリコン量子ビット研究の加速のため、時間のかかる量子ドットのポテンシャル調整の自動化が望まれている

✓ 通常ブラックボックスとして扱われる「環境」(=量子ドット特性)をモデル化する強化学習を自動調整に活用

近藤ほか、第70回応用物理学会 春季学術講演会 (2023).

C. Kondo, et al., SSDM2023 (2023).





- 測定結果を報酬に変換し、それを基に次の行動を決定する強化学習系を利用
- 通常ブラックボックスとして扱われる環境を モデル化
- 構築した環境モデルを学習に利用
  - 仮想環境内での高速な学習
  - 環境モデルの転用可能性

▶ 環境モデルの報酬予測



#### ▶ 学習済みAIによる自動調整



**適切な環境モデルの構築と環境モデル内での学習**に成功していることを示唆 → 高温動作に適した電圧条件への自動調整技術の開発へ

研究開発課題7:アレイ化と量子ビット基本演算の両立(1)

東工大/米田PI

● 量子ビットエラーの空間相関――量子ビットのアレイ化時に顕在化する課題



→ シリコン量子ビットアレイの「エラー相関(≒エラー訂正のしやすさ)」を実験的に明らかに

### 研究開発課題7:アレイ化と量子ビット基本演算の両立(2)

東工大/米田PI



22

### 研究開発課題8:量子ビットの量子制御性の検証





 ● 高速・高忠実度量子ビット測定の実現 (樽茶PMプロジェクトと連携)





K. Takeda et al., npj Quantum Info. 10, 22 (2024)

高速(1µs < T<sub>2</sub><sup>\*</sup>~10µs)、高忠実度 (> 99%)な 量子ビット読み出しを実装

