



## ムーンショット目標 6

2050年までに、経済・産業・安全保障を飛躍的に発展させる  
誤り耐性型汎用量子コンピュータを実現

# 実施状況報告書

## 2022年度版

大規模集積シリコン量子コンピュータの

研究開発

**水野 弘之**

株式会社日立製作所 研究開発グループ



## 研究開発プロジェクト概要

半導体の回路集積化技術を活かし、シリコン量子ビットの大規模化、高集積化を実現します。それにより、2050年には、高集積性・低消費電力を特徴とする大規模な量子コンピュータの実現を目指します。

[https://www.jst.go.jp/moonshot/program/goal6/65\\_mizuno.html](https://www.jst.go.jp/moonshot/program/goal6/65_mizuno.html)

## 課題推進者一覧

課題推進者	所属	役職
水野 弘之	株式会社日立製作所 研究開発グループ	主管研究長
永田 真	神戸大学 大学院科学技術イノベーション研究科	教授
小寺 哲夫	東京工業大学 工学院	准教授
中島 峻	理化学研究所 創発物性科学研究センター	上級研究員

## 1. 当該年度における研究開発プロジェクトの実施概要

### (1) 研究開発プロジェクトの概要

本研究開発プロジェクトでは、シリコン電子スピン量子ビットを用いた量子コンピュータの開発、特にシリコン半導体の回路集積化技術を活かした大規模集積シリコン量子コンピュータの開発を行う。研究開発項目1“量子コンピューティングシステム”では、量子ビットアレイ、制御回路の構造設計、回路仕様の策定を行うとともに、試作に着手して電気特性評価を開始する。研究開発項目2“極低温複数チップ実装システム”では、量子ビットの読み出し機構の構築に不可欠な高分解能アナログ・デジタル変換回路の設計・評価、および、極低温環境モニタリングシステム構成とシミュレーション評価を行う。研究開発項目3“ホットシリコン量子ビット”では、ホットシリコン評価に向け、提案する量子ビットアレイ構造の一部を用いた「小規模な実験回路」の先行開発を行い、課題の早期抽出を通じ評価環境の立上げを行う。また、研究開発項目4“小規模回路による量子演算”では「小規模な実験回路」を用いた基本量子ビット操作の先行評価を行い、検討結果を本開発プロジェクトで進めるシリコン2次元量子ビット構造設計に反映させることで、開発の高効率化を図る。

当該年度は、前年度に開発した各要素技術を用い、量子ビットアレイ動作の実現に必要な技術開発を、各研究開発項目にて実施する。研究開発項目1“量子コンピューティングシステム”では、2次元量子ドットアレイの基本特性の評価に加え、提案する量子ビットアレイ構造の一部を用いた「小規模な実験回路」を用い、希釈冷凍機を用いた極低温環境下にて、量子ドット形成、および、量子ビット動作検証を実施するとともに、量子ビット高精度制御・高感度読み出しに必要な機能チップを試作し、その基本性能の評価を実施する。加えて、コンピュータとして動作させるためのシステムアーキテクチャの開発を実施し、多数の量子ビットを集積した量子ビットアレイの評価を行うためのシステムを構築する。研究開発項目2“極低温複数チップ実装システム”では、極低温マルチチップパッケージングにより、シリコン量子ドットチップと極低温制御・インタフェースチップをアクティブインタポーザに実装したマルチチップ構造評価デバイスを構築し、冷却過程および極低温下における温度特性、電気特性、機械特性を実験評価するとともに、環境モニタリングシステムを構築し、シリコン量子ドット・マルチチップ実装デバイスをマウントした希釈冷凍機の温度ステージにおける環境モニタリングデータを収集する。研究開発項目3“ホットシリコン量子ビット”では、これまでに構築した無冷媒希釈冷凍機と量子ビット制御エレクトロニクスからなる極低温量子デバイス測定系を利用して、量子ビットアレイ構造の一部を用いた「小規模な実験回路」の評価測定を実施する。量子ビットの高温動作に必要な量子デバイスの高周波応答、高速制御信号の透過特性、ノイズレベルの評価を行い、フィデリティ向上に関する課題を抽出する。研究開発項目4“小規模回路による量子演算”では、昨年度実施した2ビットゲート操作と読み出し精度のさらなる向上を図ると共に、これらを組み合わせることで3ビットの量子誤り訂正回路の実装を試みる。検証実験の結果を元に、誤り訂正を実行可能な量子ビットアレイ構造の設計指針を明らかにし、シリコン2次元量子ビット構造設計に反映させる。

### (2) 研究開発プロジェクトの実施状況

当該年度は、昨年度に実施した大規模量子ビットアレイ、制御回路の設計・試作、および、希釈冷凍機の導入、量子ビット制御・測定エレクトロニクスを用いて各課題推進者に

よる試作素子の評価・解析を実施した。

研究開発項目1“量子コンピューティングシステム”では、大規模集積量子ビットアレイに対応した“初期化”、“スピン操作”、“読出し”の各量子ビット動作に必要な要素技術の立上げ、および、量子ビット高精度制御・高感度読み出し制御チップの基本機能の検証が完了した。量子ビットアレイチップの希釈冷凍機実装の検討を進め、主要仕様を策定した。また、多量子ビットアレイの評価とデジタル補正技術の実現に向け、システムアーキテクチャ、および、ソフトウェアスタックの検討を進め「量子オペレーティングシステム」の概念を構築した。

研究開発項目2“極低温複数チップ実装システム”では、量子ビットチップをフリップチップ実装するためのインターポーザチップの試作、および、極低温AD/DA変換器の室温動作確認を完了させるとともに、環境モニタリングシステム向け高精度・極低温センサ回路を開発し、室温での動作確認を完了させた。

研究開発項目3“ホットシリコン量子ビット”では、量子ビットの高温動作実現に向け、量子ビットの高フィデリティ操作の観点から、高周波信号応答、電氣的安定度などの評価を実施し、課題抽出を完了させるとともに、日立製作所グループとも連携して、「小規模な実験回路」の極低温評価を実施し、量子ビット操作実証につながる単電荷検出を実証した。

研究開発項目4“小規模回路による量子演算”では、Si/SiGe量子井戸を適用した3量子ビット試料を用いて、量子誤り訂正回路に関する基礎検討を行い、位相反転エラーを正しく検出できることを確認した。また、より一般的な誤り訂正操作を実装するために必要となる高速かつ高忠実度な量子ビット読み出し方式の検討を進め、実装に向けた課題を明らかにした。

本プロジェクトでは、トップダウンアプローチによる大規模システム開発と、ボトムアップアプローチによるシリコン量子ビット性能向上技術2つのアプローチで研究開発を進め、目標達成をめざしている。当該年度も、両アプローチ共に順調に研究開発が推移し、各研究開発機関におけるマイルストーンを達成した。各課題推進者が密接に連携した研究開発体制も構築済みであり、今後も継続して密接に連携した研究開発を推進することでマイルストーン達成は問題ない見込みである。

### (3) プロジェクトマネジメントの実施状況

本プロジェクトでのマネジメント体制、各種マネジメントに係る会議運営、国際連携、および、アウトリーチ活動は、代表機関主導により体制を構築、実運用を実施しており、プロジェクトマネジメントも順調に推進している。

昨年度に引き続き、代表機関の産学連携部門、広報部門、知財担当部門等の本プロジェクトの運営に必要なアシスタントスタッフも含むPM支援体制チームでプロジェクト推進を行った。

また、当該年度は、広報・アウトリーチ活動の一環として、米メタ社のInstagramの準備を進め、情報発信を開始した。さらに、昨年度発足させた“量子デザインコミュニケーションプロジェクト”活動を継続し、量子コンピュータあるいは量子コンピュータ研究の社会的な価値や意味を、専門外の方にも分かり易い、かつ、正確に伝える手段として「アート(芸術)」を用いた取組みとして具体化し、「量子芸術祭」と名付けたイベントを開催した。

## 2. 当該年度の研究開発プロジェクトの実施内容

### (1) 研究開発項目1:量子コンピューティングシステム

#### 研究開発課題1:2次元量子ビットアレイ

当該年度実施内容:当該年度は、昨年度試作した「小規模な実験回路」を用いて、量子ビットの操作に必要となる“初期化”、“スピン操作”、“読出し”の各動作検証を実施した。

“初期化”では、量子ビットアレイの初期化に必要な高速高精度単電子ピンピングを実証し、4K環境での1時間の安定性と99%の精度を有する100MHz単電子ポンプ輸送を確認した。本研究は、東京工業大学と連携して進められたものであり、得られた成果は国際会議にて発表した。また、昨年度に国際会議SSDM(International Conference on Solid State Devices and Materials)で発表した量子ビットアレイ・周辺 CMOS 回路混載チップに関する取り組みがSSDM Paper Awardに選定され、表彰された。

“スピン操作”では、「小規模な実験回路」を用いた量子ビットスピン操作の実証実験に着手し、当該年度のマイルストーンである「小規模な実験回路」にて量子ドット形成を示す明瞭なクーロンダイヤモンド特性を取得するとともに、量子ビット近傍に配置した電荷センサの動作を確認した。

“読出し”では、大規模に集積した量子ビットの読出しに必要な読出し方式の検討を実施した。量子ビットアレイのビット読出し信号検出用トランジスタにPMOSセンサを適用する方式を考案し、動作検証を行った。PMOSセンサ部へ閉じ込める電子数の変化により、従来NMOSセンサ方式に比べ大幅に検出する際の電流レベルが向上し、量子ドット内の単電荷をnAオーダーの電流レベルで検出できることを確認した。翌年度も継続し、大規模量子コンピュータシステムに対応した“初期化”、“スピン操作”、“読出し”各技術開発を進め、量子ビット制御技術の確立を目指す。さらに当該年度は、本プロジェクトでの目的である大規模集積量子コンピュータの実現(スケーラビリティ向上)に向けた多量子ビットの使いこなし技術についても検討を進め“シャトリング量子ビット”方式を提案した。

課題推進者:水野 弘之(日立製作所)

#### 研究開発課題2:量子ビット高精度制御・高感度読み出し回路

当該年度実施内容:本研究開発課題では、以下について取り組んだ。

##### (1) 極低温制御チップ(CAC)の開発

当該年度は、昨年度設計したLSI回路を40nmプロセスを用いて製造した。チップサイズは4.5mm x 4.5mmであり、主要機能として①タイミング制御回路を含むデジタル回路、②マイクロ波発生回路、さらに、量子ビット制御用の高精度バイアス発生回路を搭載

した。加えて、将来の高速通信用途に向け高速 I/O (LVDS回路) も集積した。量子ビットの高精度制御には、①高精度なタイミング制御、②量子ビットスピン操作のためのマイクロ波印加、そして、量子ビット間の相互作用や量子ドット形成を制御するための高精度バイアス制御が必要になる。タイミング生成回路は、1nsの分解能で量子ビットアレイチップ内の量子ビットへのバイアス切替スイッチマトリックスの制御が可能であり、バイアス発生回路は59本の独立なバイアス発生ができる回路を集積した。マイクロ波発生回路は、量子ビットの制御が効率化する20GHz帯の信号が生成できる方式を採用した(神戸大学連携)。

### (2) 量子ビットアレイチップ(QBA)の開発

希釈冷凍機内に搭載して評価することを視野に、QBAチップの消費電力の削減や、小規模実験回路で検討している量子操作を大規模化できるスイッチマトリクス回路方式の具体化などの詳細検討を実施した。設計したQBA-1チップは、 $8 \times 16 = 128$  Qubitを有する1コアアレイと、着目ビットを選択するデコーダ回路やデータ出力用の高感度センスアンプ回路をワンチップに集積したLSIとして設計を完了させた。量子操作に必要な高周波信号は多層配線プロセスを活用したコプレーナ配線とし、QBAチップにおける消費電力削減のために、CACから出力した高周波信号は、QBAチップの量子ビット上の上層通過配線を経由した後にCACチップ側で終端する構成とした。また、温度センサやヒーター素子搭載し、極低温下での放熱エンジニアリング開発を進める基礎データを取得できる構成とした。

### (3) 極低温実装技術

4Kから10mKの極低温下でのチップ・デバイス実装技術として、マイクロ波及び電力伝送特性、室温からの熱流入を抑制するデバイス間接続を検討するとともに、極低温での基板物性特性を考慮したマイクロ波伝送経路設計及び基板とチップ間のワイヤボンディングの熱機械応力解析を実施した。電力・信号伝送と室温からの熱流入の抑制を考慮し、CACとQBA間の接続には超伝導線材を採用することにした。さらに、QBAは量子性発現のため極低温環境を維持することが最重要であるため、QBAの冷却には銅材による冷却機構を採用した専用基板を開発した。本構成でのシステム検証を来年度実施予定である。

課題推進者:水野 弘之(日立製作所)

### 研究開発課題3:システムアーキテクチャ

当該年度実施内容:昨年度に策定した3層構造のシステムアーキテクチャの具体化を進めた。また、システムが実装される希釈冷凍機の設置も行い、希釈冷凍

機での実装と併せてアーキテクチャの詳細化を進めた。それに加えて、今年度目標である多量子ビットアレイの評価とデジタル補正技術を実現させるために、このシステムアーキテクチャの上位にあたるソフトウェアスタックの検討を進めた。これらを実現させるためのソフトウェアスタックとして「量子オペレーティングシステム」の概念を提唱すると共に、その主要なコンポーネントとしてQBA/CACを制御するモニタを開発し、並行して開発・検証を進めているQBA/CACとの整合性を検証した。

#### (A) 希釈冷凍機の設置

昨年度に策定した3層構造のシステムアーキテクチャの構成要素であるアナログ制御部(AU: Analog Unit、CACチップで構成)、及び、量子ビット制御部(QU: Quantum Unit、QBAチップで構成)を搭載する希釈冷凍機を導入した。希釈冷凍機を用いたデバイス評価に必要となる極低温測定治具(Coldfinger)も並行して開発を進めて完了し、10mK環境下での測定を開始した。3層アーキテクチャの構成要素の残りの1つであるデジタル制御部(DU: Digital Unit)についても、希釈冷凍機内の配線を利用した通信性能の評価と、希釈冷凍機近傍の設置形態の検討を完了した。また、この環境を利用して、神戸大学が開発した環境モニタリング回路の評価も実施した。

#### (B) 量子オペレーティングシステムの構築

多量子ビットアレイの評価手法、および、デジタル補正技術を実現するために、上記の希釈冷凍機に実装するハードウェアを統合的に制御し、量子コンピュータ上でのプログラムの実行と状態監視を担うソフトウェアスタックが必要となる。このソフトウェアスタックを「量子オペレーティングシステム」と呼称することとし、検討した。多量子ビットアレイの評価と、デジタル補正を実現するために、モニタを中心として機能開発を進めた。モニタでは、Python等のプログラミング言語が備える制御構造を利用して、多量子ビットアレイに対する操作を簡潔に記述しつつも、その操作をCACによって実行したときに想定される波形を表示し、ユーザの指定意図とCACで実現可能な制御に乖離がある場合には、その点を指摘し、回避策を提供する機能を実現する。このために、モニタはCACとQBAの構造をモデル化したデジタルツインを内包する仕様とした。神戸大学にもモニタを提供して、共通の評価環境で検証を進めることができる体制を実現した。

課題推進者:水野 弘之(日立製作所)

## (2) 研究開発項目2:極低温複数チップ実装システム

### 研究開発課題4:極低温複数チップ実装

当該年度実施内容:令和4年度は、極低温複数チップ実装システムにおけるマルチ量子ドットチップの制御機能に対するインタフェース機構として、高分解能AD

／DA変換回路のチップ設計および極低温評価を実施した。新規デジタル補正技術(特許出願済)を発明することで、高分解能を維持しながら小型・低消費電力を達成する電荷再配分型DA変換回路アーキテクチャを考案した。本DA変換回路は、日立製作所と共同で開発している極低温量子制御集積回路のバイアス電圧生成機能を構成する要素回路として搭載し、低温プローバを用いた極低温評価(12K)において機能的に正常動作することを確認した。さらに、素子ばらつきの影響を抑制する技術を搭載したDA変換回路アーキテクチャを考案し、第二世代の極低温量子制御集積回路の設計を完了した。

極低温AD変換回路は、入力信号を高い時間・電圧分解能で量子化する必要があるため、入力信号を広帯域で取得するサンプリング回路技術、および、非同期制御技術を考案することで、高速・広帯域の逐次比較型AD変換回路アーキテクチャを開発した。本AD変換器回路の設計レイアウトを完了し、シミュレーションにて正常動作を確認後、第二世代の極低温制御集積回路に搭載した。

極低温評価を加速するため、断熱消磁冷凍機の導入を進めている。令和4年度は断熱消磁冷凍機の仕様策定および周辺機器の調達を進めるとともに、極低温複数チップパッケージング評価のためのチップソケットの設計を行った。

極低温複数チップ実装システムにおけるマルチチップパッケージング技術を確立するために、シリコンインターポーザチップの開発とその極低温実装評価、および、量子ビットチップをシリコンインターポーザ上に積層した量子制御実験を行った。シリコンインターポーザ開発では、配線のみのパッシブ型と、配線とトランジスタ素子を含むアクティブ型を設計し、それぞれのウエハ試作を実施した。

アクティブシリコンインターポーザには、量子ビットをフリップチップ実装するためのパターンに加えて、温度センサー用ダイオード素子などのテスト回路を搭載した。量子ビットを模擬したテストチップをアクティブシリコンインターポーザ上にフリップチップ実装し、希釈冷凍機にて20mKまで冷却した際の電気接続評価を行うことで、本フリップチップ構造における極低温下での導通確認を行った。また、冷却後のサンプルを断面観察し、本パッケージング構造の極低温耐性を確認した。

パッシブシリコンインターポーザには、東京工業大学、理化学研究所の量子ビットチップをフリップチップ実装した。東京工業大学では、本マルチチップパッケージングを用いて、4Kにおける量子ドット形成の確認およびRF読出し実験に着手した。

課題推進者:永田 真(神戸大学)

#### 研究開発課題5:環境モニタリング手法

当該年度実施内容:令和4年度は、極低温環境モニタリングシステムを構築するために、



量子ビット近傍の温度と制御信号波形を取得可能なテストチップの物理設計を行い、シリコン貫通電極(TSV)を含む積層プロセス開発に着手した。まずは、温度を測定するために、シリコンダイオードを用いる手法と、酸化ルテニウム抵抗を用いる手法の検討を行った。シリコンダイオードは極低温での温度精度に課題が存在するが、小型であるため、インターポーザ上に複数分散配置することで温度分布を調べることを目的とする。一方、酸化ルテニウム抵抗は希釈冷凍機の温度センサーに用いられるものと同じ材料であり、極低温での温度を正確に測ることが可能である。本年度は、酸化ルテニウム抵抗をインターポーザ上に搭載するための実装プロセス(表面メッキ加工、バンプ等)の検討を行った。本温度センサーの極低温実験は令和5年度に実施する。量子ビット近傍の制御信号波形の取得は極低温超低消費電力AD変換回路で行う。昨年度に開発した極低温AD変換器は電源ノイズによる影響で誤動作が発生したため、本年度は改良した極低温AD変換器の再設計を行った。本回路は、令和5年度に極低温評価を実施する予定である。

課題推進者:永田 真(神戸大学)

### (3) 研究開発項目3:ホットシリコン量子ビット

#### 研究開発課題6:シリコン量子ビットの高温動作

当該年度実施内容:当該年度は、希釈冷凍機と量子ビット制御エレクトロニクスからなる極低温量子デバイス測定系を利用して、量子ビットアレイ構造の一部を用いた「小規模な実験回路」の評価測定を行った。もともと良好な特性が期待される希釈冷凍機温度(50mK程度)において、量子デバイスの高周波応答、高速制御信号の透過特性、ノイズレベルの評価を行い、フィデリティ向上に関する課題を抽出した。

高周波応答や透過特性の評価では、量子ビットの操作や読み出しに使用される高周波が過度に寄生抵抗や容量成分の影響を受けることなく印加あるいは反射されることが確かめられた。具体的には、読み出し回路に400MHz程度の、高周波反射測定としては比較的高い周波数の高周波を印加し、その反射率が「小規模な実験回路」の状態に応じて敏感に変化して、量子デバイスの読み出しに利用可能であることが分かった。また、制御信号を電極電圧に印加した際に量子デバイスの状態が変化する様子を、この読み出し信号で捉えることで、300ナノ秒以下の立ち上がり時間で、ベースバンド制御信号が印加可能であることが確認できた。

ノイズレベルの評価では、量子ビット操作のフィデリティ向上に関する課題抽出の前提となる、高い電氣的安定度を有することが確かめられた。具体的には、「小規模な実験回路」の電荷配置が変わる条件において、上述の読み出し信号を実時間観測することで、ポテンシャル揺らぎのパワースペクトル密度を求めた。その結果、希釈冷凍機最低温度

において1Hzにおけるポテンシャル揺らぎは1マイクロ電子ボルト/ $\sqrt{\text{Hz}}$ 程度と、問題ない水準であった。さらに隣接する量子ドット間のポテンシャル差として定義されるデチューニングの揺らぎは、2マイクロ電子ボルト/ $\sqrt{\text{Hz}}$ 程度と、こちらも同様の結果が得られた。以上の結果は、本プロジェクトの研究開発課題1「2次元量子ビットアレイ」を推進するグループと積極的に情報共有し、フィードバックを行っている。

シリコンホールスピン量子ビット研究開発のために、高速操作に対応した制御計測システムの構築に取り組んだ。パルス管冷凍能力2.2W、100mKにおける冷凍能力0.4mWの希釈冷凍機と磁場の3軸ベクトル制御が可能な超電導マグネット、高周波同軸配線、低雑音DC配線などを組み合わせたシステムを選定、調達し、その構築準備を進めている。ホールスピン操作に関する研究を並行して推進し、300mKという比較的高温において、印加磁場に共鳴した高周波電場を印加することで観測された振動が、スピン系のコヒーレントな振る舞いとしてモデル化できることを確かめた。

さらには、正孔量子ドットの測定データを活用して、「小規模な実験回路」での課題抽出として、機械学習による量子ドット調整技術の研究に取り組んだ。機械学習の中でも、ある「環境」とのやりとりを通じて、得られる「報酬」の最大化を目指し、その「過程」を学習することが可能な、強化学習に着目した。さらに、モデルベース強化学習と呼ばれる強化学習では、通常ブラックボックスとして扱われる「環境」をモデル化する。構築した環境モデルを、異なるタスクやデバイスに適用する、汎用性の獲得を大きな潜在的利点ととらえ、量子ドット調整作業のモデルベース強化学習の基礎的な検証を行ったところ、適切な環境モデルの構築を示唆する結果と、構築した環境モデル内での学習に成功していることを示唆する結果を得た。

課題推進者:小寺 哲夫(東京工業大学)

#### (4) 研究開発項目4:小規模回路による量子演算

##### 研究開発課題7:小規模な実験回路を用いた量子ビット基本演算

当該年度実施内容:量子ビットアレイ構造の一部を構成する基本的な「小規模実験回路」を活用することで、シリコン量子ビットによる量子演算実現に向けた量子制御レベルでの課題抽出を進めた。具体的にはまず、昨年度動作を実証したシリコン3量子ビット試料を活用し、大規模化を目指す上で重要なマイルストーンである量子誤り訂正回路の実装を試みた。3ビット量子もつれ状態(GHZ 状態)生成回路および3ビット制御 NOT 回路(Toffoli型ゲート)を組み合わせ、量子ビット状態の符号化・復号化と誤り訂正操作を実装し、スピン量子ビットの位相エラーを訂正できることを実証した。

3つの量子ビットの一つに人工的に発生させた位相エラーを正しく訂正できることを確認した他、量子ビットに生ずる自発的なエラーに対して

も有効性があることを示すことに成功し、Nature 誌に報告した。この結果は、ゲート忠実度のさらなる向上および量子ビット数の拡張による誤り耐性獲得の可能性を示唆しており、本課題の重要なマイルストーンを達成することができたと言える。

上述の誤り訂正操作をより大規模な量子ビット系に適用するためには、エラーを検出するための量子ビット測定をコヒーレンス時間以内に高速かつ精確に実行することが必要不可欠である。この目的のため、これまで用いてきたスピン依存トンネル現象に変わって、スピン閉塞現象を用いたスピン・電荷変換メカニズムを利用することにより、量子ビットの高速単発測定を試みた。従来、この手法の利用はシリコン量子ドット試料中のバレー縮退によって困難であったが、多電子状態の利用とトンネル障壁のパルス制御によってこの手法の適用が可能であることを明らかにした。また、この微小な読み出し信号をより高速・低雑音で増幅するためのジョセフソンパラメトリック増幅器を試作・評価し、設計へのフィードバックを行った。

以上の実験結果を踏まえ、量子ビットの高速単発読み出しと誤り訂正操作を実装可能な試料構造を検討し、5重量子ドット試料の試作と電気特性評価を実施した。

課題推進者: 中島 峻 (理化学研究所)

### 3. 当該年度のプロジェクトマネジメント実施内容

#### (1) 研究開発プロジェクトのガバナンス

##### 進捗状況の把握

昨年度に引き続き、代表機関に構築したPM支援体制チームでプロジェクト推進を行った。PM支援体制チームには、日立製作所の産学連携部門、広報部門、知財担当部門等の本プロジェクトの運営に必要なアシスタントスタッフが含まれる。研究開発プロジェクトのマネジメント業務、JSTとの連絡 (PD等への報告、研究開発機関、JSTとの実施規約他実施管理上の各種調整業務) を産学連携部門が、研究開発成果の広報アウトリーチ活動を広報部門が、知財戦略、および、知財の取り扱い方針の策定を知財担当部門が担当している。加えて、各担当部門が密接に連携して本研究開発プロジェクトの推進・管理・支援を円滑に行うため仕組みについても、令和3年度から継続して運用している。

昨年度と同様に、プロジェクト全体定例会議を原則として、1か月に一度開催する会議体を中心にしてプロジェクト運営を行った。本定例会議では、重要事項の連絡・調整、各課題推進者の進捗状況・課題の把握、および共有等を行っており、各課題推進者一体となった研究開発体制の構築に大きく貢献している。また、コロナ状況を見ながらではあるが、積極的にサイトビジットの機会を増やしており、課題推進者のアセットなどの正確な状況把握を行うとともに、研究開発課題の詳細議論・深耕、および、具体的な対策案の詳細議論も実施した。

## 研究開発プロジェクトの展開

本プロジェクトでは、目標である大規模集積シリコン量子コンピュータの開発に向け、トップダウン、および、ボトムアップの2つのアプローチを採用している。トップダウン的なアプローチに必要な半導体プロセス技術や CMOS 回路・システム技術、さらにはマイクロプロセッサおよびコンピュータ技術に関して広範な技術開発の経験を有する学术界・産業界からの課題推進者(トップダウン的アプローチ)と、量子物理に精通しシリコン量子ビット操作の高精度化に関して世界最先端の位置にある学术界からの課題推進者(ボトムアップ的アプローチ)からなる研究開発体制を構築している。2つのアプローチに長けた各課題推進者が密接に連携することで、産業化と互換性のある大規模量子コンピュータの開発を強力に推進できると考える。とくに、日立製作所の研究者を理化学研究所や東京工業大学に派遣して共同実験を行ったり、神戸大学の研究者が日立製作所にて共同実験するなどを頻繁に交流や共同実験・研究を行っている。また、山本 俊PM、小芦PM(大阪大学藤井教授)とのムーンショット目標6内プロジェクト間連携体制を構築している。

### (2) 研究成果の展開

学会・論文投稿、招待講演、および、学術誌への総説の寄稿を通じ、研究成果の情報公開を行った。これまでの活動に加え、展示会での成果発表による積極的なプレゼンス向上に努めるとともに、各課題推進者の所属する学生、および、関係者に向けた講義活動等を通じ、若手の人材育成に向けた取り組みを継続的に行った。

各課題推進者のグループからの成果発表の多くは国際会議や国際的論文誌にて発表しており、これらの投稿などを通じグローバルな連携体制の構築を進めている。また、日立ケンブリッジ研究所は、ケンブリッジ大学のキャベンディッシュ研究所内に設置された研究所で、量子基礎物理に強みを持つ。当該年度には日立ケンブリッジ大の研究者数名に来日してもらい、日立製作所および東京工業大学の研究者と意見交換の機会を設けた。翌年度以降は、新型コロナウイルス感染症の発生状況も加味しながら、サイトビジットを含め日立ケンブリッジラボとの連携を本格化させる予定である。

### (3) 広報、アウトリーチ

課題推進者の所属している組織での研究成果に関する広報活動は、それぞれの機関にて活発に進められている。また、プロジェクト全体としては、米メタ社のInstagramの準備を進め、情報発信を開始した(アカウント名:ms6siliconqantum)。

また、本研究開発プロジェクト活動に関するプレゼンス向上を目的に、外部識者、株式会社日立製作所の広報部門らからなる検討体制を構築し、“量子デザインコミュニケーションプロジェクト”を、令和3年度に発足させた。当該年度もこの活動を継続し、量子コンピュータあるいは量子コンピュータ研究の社会的な価値や意味を、専門外の方にも分かり易い、かつ、正確に伝える手段として「アート(芸術)」を用いた取り組みとして具体化し、「量子芸術祭」と名付けたイベントを令和4年12月に開催した(<https://www.artfesq.com/>)。量子は典型的な例であるが、エマージング技術のELSI的な観点は非常に重要であり、来年度以降も研究開発活動と並行して取り組む予定である。


\*Instagramの QR コード



#### (4) データマネジメントに関する取り組み

データマネジメントの一環として、BOX、および、Slack の運用を継続した。セキュリティ保護の必要となるファイル共有には、高度なセキュリティ対策が施された BOX を活用する一方で、Slack は、研究課題推進者間での議論、情報共有を行う場として利用している。アクセス権についても制限を適正化することで、セキュアな情報管理と、課題推進者間での円滑な情報共有とを両立するデータマネジメント環境を構築した (BOX: 各研究課題機関の取り纏め層のみにアクセス権を付与、Slack: 各研究課題を行う参加者全員にアクセス権を付与)。

#### 4. 当該年度の研究開発プロジェクト推進体制図



##### 知財運用会議 構成機関と実施内容

構成機関について、議長は PM、参加者は PM、課題推進者、同機関の知財部門、JST など関係部門が考えられるが、案件ごとに PM が機構と協議のうえ決定する。また、必要に応じて、本規約の遵守に同意した外部有識者を加える。実施内容は、本研究開発プロジェクトに関連する知的財産権の実施許諾条件等の運用に関し必要な事項について協議する。実施方法は、PM の判断により書面等による協議で代替できるものとする。

##### 運営会議 実施内容

構成機関について、議長は PM、参加者は PM、課題推進者、PM が必要と認めた外部有識者、JST 等から構成する。実施内容については、実施規約に記載された以下の内容を中心に協議する場とする。PM による新たな研究開発機関の参加、参加機関等以外からの本研究開発プロジェクトへの新たな関与者、実施規約の改正、課題推進者間の情報交換・助言等も協議の上行えるようにする。

## 5. 当該年度の成果データ集計

知的財産権件数				
	特許		その他産業財産権	
	国内	国際(PCT 含む)	国内	国際
未登録件数	7	11	0	0
登録件数	0	0	0	0
合計(出願件数)	7	11	0	0

会議発表数			
	国内	国際	総数
招待講演	12	3	15
口頭発表	17	5	22
ポスター発表	3	4	7
合計	32	12	44

原著論文数(※proceedings を含む)			
	国内	国際	総数
件数	0	9	9
(うち、査読有)	0	9	9

その他著作物数(総説、書籍など)			
	国内	国際	総数
総説	2	0	2
書籍	0	0	0
その他	0	0	0
合計	2	0	2

受賞件数		
国内	国際	総数
12	1	13

プレスリリース件数
1

報道件数
8

ワークショップ等、アウトリーチ件数
6