研究開発項目

2．量子ビット集積ハードウエアシステムの研究開発

2023年度までの進捗状況

1. 概要

現在の超伝導量子ビット回路の典型的なセットアップでは、極低温に置かれた量子ビットチップと室温で動作するマイクロ波エレクトロニクスが、量子ビット一つ当たり 1 本以上の同軸ケーブルにより配線されています。しかし冷凍機のスペースや冷却能力の限界から、この方法では量子ビット数万個以上のスケールアップに対応できません。本研究開発テーマでは、この問題を解決するために、希釈冷凍機の高性能化と共に、コネクタレスの高密度配線や、読み出し用増幅器の低消費電力化といった量子チップ周辺ハードウェア技術を開発し、集積化に向けたボトルネックを打破することを目指しています。

この開発では、如何にして量子ビット近傍で制御・信号処理を行い、異なる温度ステージ間の配線を削減出来るかが鍵になります。そのために、量子ビットの制御・読み出しを行う信号処理回路と量子ビットチップがハイブリッド集積された“縦方向の集積化”量子ビットモジュールの開発を行っています。また量子ビット読み出し用の低雑音増幅器として、従来比 3 桁以上低い消費電力で動作する超伝導 SIS ミキサを用いた増幅器の開発を行っています。



SIS ミキサ型増幅器の集積化チップイメージ

2. これまでの主な成果

① 透過型実装構造の開発

縦方向に積み重ねた構造の電気接続として垂直透過型実装モジュール実装構造の実現を目指し、設計・試作と評価実験を進めています。具体的には、基板貫通電極(TSV)を用いた基板内同軸構造の作成技術、基板間接続用微小インジウム半田バンプ作成技術、超伝導電極作成技術を進めています。まず、積層の評価用チップとこれを 3 枚 6 層（量子ビット基板、読み出し基板、上部配線基板を想定）積層するフリップチップ実装技術を開発しました。さらに、積層チップによる垂直透過型実装モジュールを収納する垂直入出力パッケージの設計・製作と磁気遮蔽の製作、極低温電気特性を評価するための冷凍機と電気特性計測装置環境を構築しました。この極低温測定システムを用いて、2 枚 4 層の積層されたテスト積層チップにおいて、1 ギガヘルツから 10 ギガヘルツの間において 1dB 以下の十分に低い挿入損失の伝送実験に成功しました。



垂直透過型モジュール

開発した冷凍機システム

② 導波管モジュールによる増幅器動作の実証

従来の半導体増幅器と同等の雑音性能を示すマイクロ波増幅器を SIS ミキサを用いて動作実証することを目指し、導波管部品等で構成した回路により評価実験を進めました。100 GHz 帯 SIS ミキサモジュール 2 個を導波管アイソレータ等を挟んで縦続接続し、4 ケルビンに冷却して評価したところ、従来の半導体増幅器と同程度である雑音温度 10 ケルビン程度を達成し、周波数 5 GHz 以下の入力信号に対して 5～8 dB（3～6 倍）の増幅利得の実証に成功しました。また、4 ケルビンステージでの消費電力は、10 マイクロワット以下と見積もられ、半導体増幅器より 3 桁以上小さい消費電力となり得ることも示すことができました。



実証実験に用いた SIS ミキサ型増幅器

3. 今後の展開

透過型実装構造については、垂直透過型実装モジュールの高周波電気特性の評価環境を引き続き整えるとともに、量子ビット基板・読み出し回路基板を積層した 3 基板 6 層の回路構造を設計、試作し評価実験に進む予定です。

SIS ミキサ型増幅器に関しては、これまでの研究成果をベースに増幅器のチップ化を行っていきます。導波管 SIS ミキサや LO 結合器などを平面回路に置き換え、SIS ミキサ型増幅器チップの設計、試作、性能評価実験を進めます。

国立研究開発法人 科学技術振興機構 Japan Science and Technology Agency