極限ゲート構造によるシステムディスプレイの超低消費電力化

平成18年度研究報告

1．研究実施の概要

　　我々が開発したシリコンの低温酸化法「硝酸酸化法」を薄膜トランジスター（TFT）に応用して、TFTとシステムディスプレイの超低消費電力化を行う。硝酸酸化法は硝酸の分解によって発生する解離酸素イオン(O-)によるシリコンの直接酸化法であり、O-イオンの酸化膜中の移動の活性化エネルギーと界面反応の活性化エネルギーが小さく、120℃の低温でシリコン上にSiO2膜を形成できる。硝酸酸化法を用いて凹凸のある多結晶シリコンを酸化した場合、表面荒さが著しく低減できることがわかっている。さらに、硝酸酸化速度はシリコンの面方位に依存しなく、多くの面が露出しているTFT用多結晶シリコン薄膜にも均一な膜厚のSiO2膜が形成できることがわかっている。硝酸酸化法は直接酸化法であるため、低界面準位密度等の良好な界面特性、及び高密度等の良好なバルク特性を持つ。これらの利点から、多結晶シリコンTFTのゲート酸化膜に硝酸酸化法を利用すれば、現在TFTに使用されている50〜100nmのゲート酸化膜の膜厚を20nm以下に低減できる。ゲート酸化膜厚の低減によりTFTの駆動電圧を低減でき、その結果TFTの超低消費電力化が可能となる。
　　現在のTFTでは、ゲート酸化膜厚を50nm以下に低減することは困難である。このため、微細化が難しく低電圧駆動サブミクロンTFTは実現されていない。硝酸酸化法ではゲート酸化膜厚を低減できるためTFTの微細化が可能となり、低電圧構造TFTやバックゲート構造TFT等の新構造デバイスによって低消費電力化を行い、さらにメモリ、CPU、ドライバー、アンプ等を内蔵するシステムディスプレイの超低消費電力化ができる。さらに、硝酸酸化膜を用いた低電圧構造TFT、バックゲートTFT等の新構造TFTを回路技術にも応用して、新回路技術の開発によってもTFTの低消費電力化を行う。すなわち、材料、プロセス、デバイス、システムを統合的に研究開発することによってシステムディスプレイの超低消費電力化を行う。 。

このページのトップへ戻る

2．研究実施内容

１．　硝酸酸化法によるTFT用ガラス基板上の多結晶シリコン薄膜の酸化
　　　 （硝酸酸化プロセスの研究開発、大面積基板TFT用硝酸酸化装置の開発）

　　本年度当初に完成した32×40cm2サイズのTFT基板の硝酸酸化装置（図１）を用いて、多結晶シリコン薄膜の酸化を行った 。
　 　この硝酸酸化装置は、硝酸酸化槽と水洗槽の二槽からなっている。今回の実験では、硝酸の温度を徐々に上げ116℃以上の温度を保持することによって多結晶シリコン薄膜の酸化を行った。

　　　　　　

　　図２に、32×40cm2サイズの基板上に形成されたSiO2膜の膜厚分布を示す。SiO2膜厚は、エリプソメーターを用いて測定した。SiO2膜厚は　12.5±0.5nmであり、膜厚分布は±3~4％（ポイント9を除く）と良好である。ポイント9は試料を保持していた箇所であり、硝酸との直接接触が妨げられたためにSiO2膜厚が小さくなったと考えられる。
　　 図３に、TFT用多結晶シリコン薄膜を硝酸酸化した後で観測したX線光電子スペクトル（XPS）を示す。100eV近傍の弱いピークは、多結晶シリコンのSi 2p3/2及び2p1/2軌道から放出される光電子によるもの、強度の強いブロードなピークはSiO2膜によるものである。SiO2膜によるピークは、多結晶シリコンのSi 2p3/2ピークより4.9eV高エネルギー側に存在する。この大きな化学シフトは、良好な特性を持つSiO2膜が形成されたことを示す。これらのピークの面積強度比より、SiO2膜の膜厚が12.6nmと見積もられた。この値は、エリプソメトリーより見積もられた膜厚と良い一致を示している。以下に示すように、硝酸酸化により多結晶シリコン表面の平坦化が起こり、その結果XPS測定とエリプソメトリー測定が良い一致を示したと考えられる。 。

２．　硝酸酸化法で形成された〜10nm SiO2膜を持つMOSダイオードの電気特性
　　　 （硝酸酸化プロセスの研究開発）
　　TFT用多結晶シリコン薄膜は一般的に真性半導体が用いられるため、電流-電圧(I-V)特性等の電気特性の測定が困難である。I-V特性の測定のため、本実験では単結晶シリコン（n型、Si(100)、比抵抗〜1Ωcm）を二段階硝酸酸化し、その後直径0.15mmのアルミニウム(Al)電極を作製して<Al/SiO2/Si(100)>MOS構造とした。硝酸酸化は8時間行い、形成されたSiO2膜の膜厚は9nmであった。図4に示したI-V曲線より、120℃で形成されたSiO2膜にもかかわらず、リーク電流密度がかなり低いことがわかる。水素雰囲気中250℃でポストメタライゼーションアニールを施した後には、さらにリーク電流密度が低減した。TFT製造工程には、この程度の温度の加熱処理は必ず含まれており、硝酸酸化法と低温アニール処理を用いるゲート酸化膜の形成により、低リーク電流、低消費電力のTFTが作製できることを示す実験結果が得られた。

３．　気相硝酸酸化法によるSi-MOS構造の低温創成
　　　 （気相硝酸酸化法の検討）

　　図5に、シリコンを400℃の低温で酸化した際に形成されるSiO2膜厚と酸化時間の関係を示す。従来の乾燥酸化や加湿酸化では、400℃の低温ではシリコンはあまり酸化されずSiO2膜厚は最大2.5nmである。一方、気相硝酸酸化では酸化が進行して、4nm以上の膜厚を持つSiO2膜が形成できることがわかった。I-V測定の結果、350℃で形成したSiO2膜ではPoole-Frenkel機構によって、500℃で形成した場合はFowler-Nordheim機構によってリーク電流が流れることが分かった。

４．TFT用欠陥消滅処理装置の開発
　　（新規欠陥消滅法によるTFTの高性能化と低消費電力化）

　6インチ及び8インチ用欠陥消滅型半導体洗浄装置を、32×40cm2サイズのTFT基板の欠陥消滅処理が可能となるように改造した。この装置を用いて、HCN水溶液による新規欠陥消滅処理を行うことができる。

５．硝酸酸化法による多結晶シリコンのリッジ低減（平坦化）
　　（硝酸酸化プロセスの研究開発）

　　多結晶シリコンTFTはガラス基板上にプラズマCVD法を用いてアモルファスシリコンを堆積して、それをレーザーアニールして結晶化することによって作製される。レーザーアニール後の冷却過程で、表面に突起物（リッジ）が生成する（図6a）。凹凸のある表面にCVD等の堆積法を用いてゲート酸化膜を形成すれば、凸の部分で酸化膜厚が小さくなりここをリーク電流が流れる。リーク電流を防止するためゲート酸化膜を50〜100nmと厚くする必要があり、この結果駆動電圧が増加し消費電力が大きくなる。また、リッジの存在は微細構造の作製を困難にして歩留りを低下させる。
　　図6bに、TFT多結晶シリコン薄膜上に二段階硝酸酸化法を用いて形成したSiO2/多結晶シリコン構造の断面透過電子顕微鏡（TEM）写真を示す。約10nmの均一な膜厚を持つSiO2膜が形成されていることがわかる。さらに、図6aと比較すれば、硝酸酸化前に50nm以上の高さであったリッジが、半分以下の高さまで低減していることがわかる。したがって、硝酸酸化法を用いれば、リッジ低減の面からもTFTの低消費電力化が可能となる。

６．硝酸酸化法を用いるTFTの試作
　（硝酸処理によるCVD堆積膜の改質とTFTの低消費電力化、大面積TFTの硝酸酸化技術の開発と試作）

　18年度はTFT試作が比較的容易な、硝酸改質法を検討した。硝酸改質法とは、プラズマCVD法等の堆積法で形成したSiO2膜を共沸硝酸に浸漬することによって改質する方法である。昨年度の研究では、硝酸改質法によってプラズマCVD SiO2膜の電気容量-電圧(C-V)特性が著しく向上して、熱酸化膜のC-V特性と同レベルになることがわかった。32×40cm2サイズの基板上にプラズマCVD法で形成されたSiO2膜を硝酸改質法を用いて改質し、その後TFT試作を行った。膜の剥離が起こらず、TFT試作に成功した。今後、電気特性の測定とその向上によるTFTの超低消費電力化を行う予定である。

７．SPICE用TFTデバイスモデルの開発

　平成18年度は硝酸酸化によるTFTの作製に先立ち、従来法によって作製したTFTの実測結果からSPICEモデルの構築を図った。
(1)低周波雑音モデル
　　チャネル長5μm〜20μmのTFTを作製し、1Hz〜1kHzの範囲で実測・評価した結果、下記のモデル式で与えられることを確認した。

　　　(1)

実測結果より、α=0.95〜1.05、β=0.5 ( ID < 1×10-6A)、β=1.0 ( ID > 1×10-6A)が得られた。また、雑音量は通常のMOSFETに比べて大きく、高精度アナログ回路にTFTを使う際、雑音に対する十分な配慮が必要であることが分かった。
(2)TFTデバイスモデル
　　粒界に存在する電子捕獲中心(トラップ)を応答の速いトラップと遅いトラップの2種類に分類し、それらの状態密度関数を指数関数に近似することで、TFTの弱反転領域と強反転領域を比較的正確に表現できるモデルを提案した。このモデルは表面ポテンシャルに基づいており、モデルパラメータの数が少ないことに特徴がある。

８．新構造TFTの提案

　高温で動作するTFTの信頼性を高めるため、素子全体をSi3N4膜(水素拡散防止膜)で被覆する構造を提案した。この方式で、解離した水素の拡散を抑え、逆化学反応を促進してTFT特性の劣化を抑制することができる。 提案の理由は下記の通りである。　 TFTの長期動作による特性劣化はバルクMOSFETの劣化とは異なる原因で生じることを確認した。特性劣化をΔID/IDで表し、各種バイアス条件下での劣化を計測した結果、指数関数的な劣化特性を示すことを見出した。劣化の基準時間toはTFTの動作中の温度(RthIDVD+Text)だけの関数となる。Rthは熱抵抗、IDVDはジュール熱、Textは外部温度である。劣化の活性化エネルギーが0.25eVであることから、特性劣化は、�@高エネルギー電子によって生じた水素の解離と、�A拡散による水素濃度の減少、の相乗効果によることを突き止めた。

９．低消費電力回路に関する研究

　情報処理を効率性能を表す評価指標(Figure of merit)として電力遅延積(Power delay product)を採用し、それに基づくTFT回路の性能評価を開始した。
電力遅延積は次式で与えられる。
　　　　　　　　　　　　　　　　　　(2)


Eは単位論理演算に要するエネルギー、τは遅延時間である。上の式より、TFT回路の性能向上への道筋は、電源電圧VDDや寄生容量Cの低減に加えて、TFTを流れる電流IDの増加、さらにはアーキテクチャによるαの低減が鍵となる。

(1)低電源電圧化の検討
　　昨年度に設計したスイッチングマトリックス型TFT評価回路を用いて、TFTの特性ばらつきを統計的に詳しく評価した。チャネル長Lとチャネル幅W が4μm〜100μmの範囲で設計・試作したTFT、240個のしきい値を測定した。その結果、しきい値ゆらぎΔVTは、アクセプタ数の統計的ゆらぎΔNAが原因ではなく、むしろポリシリコン膜厚のゆらぎΔtTFTによるものであることを見出した。なお、しきい値のゆらぎΔVTは次式で与えられる。

　　　(3)

Coxは単位ゲート面積あたりの容量、ΔQBはゲート直下のTFT内に含まれるアクセプタ数(単位面積中)のゆらぎである。しきい値ゆらぎの要因である多結晶シリコン膜厚のゆらぎΔtTFTはポリシリコンをレーザーアニールする際の過熱が原因となっている。 硝酸酸化法の利点を生かして、ゲート酸化膜toxを現状の100nmから20nm程度にまで薄膜化すれば、しきい値ゆらぎΔVTは膜厚に比例して小さくなるので、それに比例して電源電圧も低減可能である。

(2)ブートストラップTFT回路の検討
　　硝酸酸化法により、電源電圧を低減することは可能であるが、TFTのドレイン電流は印加電圧の低減により激減する。電流が減ると遅延時間τが延びて情報処理時間が長くなる問題を抱えている。これを解消する方法としてブートストラップ回路(BTFT回路: IEEE Asia-Pacific Conference on Circuits and Systems 2004 vol.2, pp.1001-1004)を検討した。組み合わせ論理回路をクロックト・ブートストラップ回路で挟み込んだBTFT回路の出力電圧は−VDDと＋2VDDの間にあり、次段のTFTのゲート電圧VGSを電源電圧VDDの2倍まで高められる。電流駆動力は最大で4倍となるため、電源電圧の低減による遅延時間の遅れを最小限に抑えることができる。通常のバルクMOSFET回路では負の出力電圧は許容されないが、TFTの特徴を生かした回路として期待できることを確認した。ただ、この方式では印加電圧が高いので、ゲート酸化膜の破壊、ドレイン近傍での衝突電離現象を回避するデバイス構造を検討する必要がある。

１０．システムディスプレイの低消費電力化の研究開発

　システムディスプレイを構成する各システム回路（ドライバー、CPU、メモリ部、DAコンバーター、アンプ部、並列処理部、DSP等）の大部分は多結晶シリコンTFT　CMOS回路から成り立っている。したがって、システムディスプレイの動作状態の消費電力は次の基本式で与えられる。
　　　　　　　　　　 (4)

Nは活性化するCMOS回路の搭載数、CLは負荷容量、Vは電源電圧、fは動作周波数であり、低消費電力化に向けた本質的な検討が可能である。電源電圧を始めとした低電圧化、TFTレベルの容量と配線に起因する容量が支配的な要因となっている負荷容量、周波数低減がその鍵となる。液晶デバイス、システム、アプリケーションの側面から、消費電力低減の方向付けを行った。

(1) 液晶駆動電圧の低電圧化
　　電源電圧は、各ファンクションを実現するシステム回路として必要な電圧と、表示（液晶）駆動するために必要な電圧に分けることができる。前者は回路を構成するTFTデバイスの特性が大きな支配的要因になり、後者は液晶材料の特性に依存するもので、液晶材料の低電圧化について検討が必要である。本研究開発における液晶材料は、当初駆動電圧比20％低下品で検討し、最終的には30％以下の材料を用いることができると見通しがついた。

(2) 駆動周波数の低減、部分的な回路動作
　　モバイル用途の画面コンテンツは、主に静止画面（グラフィックス、文字）であり、表示画面の更新（リフレッシュ）レートを大きく低減（３分１以下）できることや、待機時など表示情報を少なくすることで、表示のスキャンエリアを制限することで活性化される回路ブロックを少なくできることが分かっている。
また写真など同時発色数を必要としない文字情報の表示に限れば、液晶を多値駆動から二値駆動する回路に切り替えることができるマルチドライバーの導入を進め、一層の低消費電力化を図ることができるとわかった。

このページのトップへ戻る

3．研究実施体制

1. 「小林」グループ

(1) 研究分担グループ長：小林　光（大阪大学産業科学研究所、教授）
(2) 研究項目

• 大面積TFT用硝酸酸化装置の開発
• 硝酸酸化プロセスの研究開発
• 硝酸処理によるプラズマCVD法で形成されたSiO2堆積膜の特性向上
• 新規欠陥消滅法による欠陥準位の消滅とTFTの高性能化
• 大面積TFTの硝酸酸化技術の開発

2. 「谷口」グループ

(1) 研究分担グループ長：谷口　研二（大阪大学大学院工学研究科、教授）
(2) 研究項目

• 硝酸酸化膜TFTのSPICEモデルの研究開発
• 新構造TFTの研究開発
• 超低消費電力TFT用の新回路機能ブロックの研究開発

3. 「今井」グループ

(1) 研究分担グループ長：今井　繁規（シャープ（株）ディスプレイ開発本部システム技術研究所、所長）
(2) 研究項目

• 大面積TFTの硝酸酸化技術の研究開発と試作
• メモリ・CPU内蔵の超低消費電力高機能SDOGの研究開発

4．成果発表等

1. 論文（原著論文）発表　（国内　0件、国際　12件）

• Y.-L. Liu, M. Takahashi, and H. Kobayashi, Mechanism of Ni removal from Si materials using hydrogen cyanide aqueous solutions, J. Electrochem. Soc. 154(1), H16-H19 (2007).
• K. Imamura, O. Maida, K. Hattori, M. Takahashi, and H. Kobayashi, Low temperature formation of SiO2/Si structure by nitric acid vapor, J. Appl. Phys. 100, 114910-1-114910-4 (2006)
• Asuha, S.-S. Im, M. Tanaka, S. Imai, M. Takahashi, H. Kobayashi, Formation of 10~30 nm SiO2/Si structure with a uniform thickness at ~120 °C by nitric acid oxidation method, Surf. Sci. 600, 2523-2527 (2006).
• H. Kobayashi, Asuha, S.-S. Im, S. Imai, and M. Takahashi, Nitric acid oxidation of Si method for the formation of high quality Si/SiO2 structure at ~120 °C, AJAM, 104-108 (2006).
• O. Maida, K. Fukayama, M. Takahashi, H. Kobayashi, Y.-B. Kim, H.-C. Kim, and D.-K. Choi, Interface states for HfO2/Si structure observed by XPS measurements under bias, Appl. Phys. Lett. 89(18) 122112-1-122112-3 (2006).
• S.-S. Im, M. Takahashi, and H. Kobayashi, Room temperature formation of silicon oxynitride/silicon structure by use of electrochemical method, J. Appl. Phys. 100, 044101-1-5 (2006).
• N. Fujiwara, Y.-L. Liu, M. Takahashi, and H. Kobayashi, Mechanism of copper removal from SiO2 surfaces by hydrogen cyanide aqueous solutions, J. Electrochem. Soc. 153 (5), G394-G398 (2006).
• Y.-L. Liu, N. Fujiwara, H. Iwasa, M. Takahashi, S. Imai, and H. Kobayashi, Reaction of cyanide ions with copper on Si surfaces and its use for Si cleaning, Surf. Sci. 600, 1165-1169 (2006).
• H. Kobayashi, Y.-L. Liu, A. Asano, Y. Yamashita, J. Ivan?o, and M. Takahashi, Methods of observation and elimination of semiconductor defect states, Solar Energy, 80, 645-652 (2006).
• H. Kobayashi, T. Sakurai, Y. Yamashita, T. Kubota, O. Maida, and M. Takahashi, A method of observation of low density interface states by means of X-ray photoelectron spectroscopy under bias and passivation by cyanide ions, Appl. Surf. Sci. 252, 7700-7712 (2006).
• S. Imai, M. Fujimoto, Asuha, M. Takahashi, and H. Kobayashi, Formation of atomically smooth SiO2/SiC interfaces at ~120 °C by use of nitric acid oxidation method, Surf. Sci. 600, 547-550 (2006).
• M. Takahashi, Y.-L. Liu, N. Fujiwara, H. Iwasa, and H. Kobayashi, Silicon cleaning and defect passivation effects of hydrogen cyanide aqueous solutions, Solid State Commun. 137, 263-267 (2006).

2. 特許出願

1) 平成18年度特許出願（国内　2件、海外　1件）
2) CREST研究期間累積件数（国内　4件、海外　1件）

このページのトップへ戻る