top
戦略的創造推進事業CREST研究領域 > 超低消費電力化

研究領域

戦略目標

研究領域名

情報システムの超低消費電力化を目指した技術革新と統合化技術
研究領域HP

研究総括

南谷 崇(キヤノン(株) 顧問)

概要

 本研究領域は、情報通信システム・ネットワークにおいて、回路・デバイス、アーキテクチャ、システム・ソフトウェア、アルゴリズム・プロトコル、応用・サービスにおける革新的要素技術の階層統合的な管理、制御によって既存技術による低消費電力化の限界を打破する研究を対象とするものです。
 具体的には、動的電圧制御技術、適応的エネルギー管理技術、動的再構成アーキテクチャ、省電力ネットワークアーキテクチャ、省電力アルゴリズム、並列処理言語・コンパイラ技術等の個別要素技術において飛躍的な高性能化・高信頼化と低消費電力化を実現する研究、各階層の要素技術の統合的管理によってシステムの超低消費電力化にブレークスルーをもたらす研究、さらには抜本的な超低消費電力化を可能にする新しい原理に基づくハードウェアおよびソフトウェア基盤技術の創出を目指す研究が含まれます。

平成19年度採択分 年報 中間評価

研究課題
環境知能実現を目指す超低消費電力化統合システムの研究開発
研究代表者(所属)
市川 晴久 (電気通信大学大学院情報理工学研究科 教授)
概要
超低消費電力化(ULP)技術の戦略具体化を狙いとし、実世界の事象をリアルタイムに認識、情報化する環境知能空間のユビキタスな実現を目指す研究開発を実施します。環境知能ワイヤレス端末の遍在に必要なULP技術を研究開発し、他のULP技術やポストIPを目指すユビキタスネットワーク技術と連携、統合し、さらには公開実験を行い、豊かな生活空間実現と産業技術競争力強化の戦略を提示し、その実現性を示します。
研究課題
超低消費電力化データ駆動ネットワーキングシステム
研究代表者(所属)
西川 博昭  (筑波大学システム情報系 教授)
概要
本研究は、今後のネットワーキング環境を、現在の100分の1から1000分の1の超低消費電力により実現できるデータ駆動ネットワーキングシステムの開発を目的としています。本研究では、自己同期型エラスティックパイプラインによるデータ駆動チップマルチプロセッサを用いたプラットフォームとアドホックネットワーク技術に基づくネットワーキング方式を、受動的なデータ駆動原理を徹底して実現し、低消費電力化を図ります。
研究課題
ULPユビキタスセンサのITシステム電力最適化制御への応用
研究代表者(所属)
前田 龍太郎 ((独)産業技術総合研究所集積マイクロシステム研究センター 研究センター長)
概要
IT機器の普及に伴い、家庭やオフィス、サーバーを管理するデータセンタの消費電力が爆発的に増加しています。本提案では超低消費電力ユビキタスセンサを開発することにより、IT機器の消費電力の測定・可視化を図ります。この指標をもとに、消費電力を最適化するデータセンタ運用管理システムを開発します。さらに省エネ型IT機器の効果検証、エアコン等の機器冷却システムを含むIT機器の消費電力最適化の社会実験を通じて、情報システムの低消費電力化技術を確立します。
研究課題
ULP-HPC:次世代テクノロジのモデル化・最適化による超低消費電力ハイパフォーマンスコンピューティング
研究代表者(所属)
松岡 聡 (東京工業大学学術国際情報センター 教授)
概要
HPC(高性能計算)の重要性は強く認識されていますが、処理能力の向上と引換えの電力消費の急速な増大が危機的状況です。本研究では10年後にHPCの性能電力効率を現状の1000倍とする目標を掲げるULP-HPC(Ultra Low Power HPC)を提案し、 (1)数理的な新手法に基づいた性能モデル・省電力の自律自動最適化(チューニング)技法を (2) 超マルチコア・ベクトルアクセラレータ・次世代省電力メモリ・省電力高性能ネットワーク等のハードウェア基盤、仮想機械やスケジュラなどのソフトウェア基盤・冷却や電源などの設備基盤などを融合的に活用する、新しいHPC向けの超省電力化基盤の開発を行い、(3)我国No.1スパコンの東工大TSUBAME(100 TFlops級)上に (2)の要素を研究基盤として追加し、 (4) 実際の大規模HPCアプリケーションをベースに超省電力向けアルゴリズムを開発し、上記の目標を達成します。これで10年後にはTSUBAMEがデスクサイドPC級になり、大いに科学技術の発展に貢献します。

平成18年度採択分 年報 中間評価

研究課題
しきい値電圧をプログラム可能な超低消費電力FPGAの開発
研究代表者(所属)
小池 帆平 ((独)産業技術総合研究所 ナノエレクトロニクス研究部門 研究グループ長)
概要
スーパーコンピュータから情報家電まで幅広い分野での活用が増えてきたプログラム可能論理素子FPGA(Field Programmable Gate Array)において、深刻な問題となる漏れ電流による消費電力の増大を防ぐ技術として、トランジスタのしきい値電圧をきめ細かくプログラム可能とした超低消費電力FPGA「Flex Powe FPGA」を開発し、漏れ電流による消費電力を従来技術の100分の1以下に低減させることを目指します。
研究課題
超低消費電力メデイア処理SoCの研究
研究代表者(所属)
後藤 敏 (早稲田大学大学院 情報生産システム研究科 教授)
概要
動画像、静止画、音声、テキスト等のマルチメデイア情報を送受信するシステムにおいて、1)メデイア情報の重要度に応じて暗号強度や誤り訂正能力を最適に制御する方式、2)画像処理、暗号処理、誤り訂正の各方式の超低演算化と低メモリアクセス方式を実現するアルゴリズムとアーキテクチャ、3)フロアプランと一体化した自動高位合成システムとコンフィギャラブルプロセッサ、の研究に取り組み、従来比で1/100の消費電力化をはかる超低消費電力SoCの実現を目指します。
研究課題
単一磁束量子回路による再構成可能な低電力高性能プロセッサ
研究代表者(所属)
高木 直史 (京都大学大学院 情報学研究科 教授)
概要
超伝導単一磁束量子回路による再構成可能な大規模データパスを有するプロセッサの研究を行い、10テラフロップス程度の計算能力をもち、デスクサイドに設置可能なコンピュータを、現在の技術を用いる場合に比べ約100分の1の消費電力で実現するための基盤技術を確立します。
研究課題
革新的電源制御による次世代超低電力高性能システムLSI の研究
研究代表者(所属)
中村 宏 (東京大学大学院情報理工学系研究科 教授)
概要
高性能なシステムLSIは高度情報化社会を支える基盤として広く利用されていますが、そのさらなる高性能化は消費電力の面で限界に来ています。本研究は、回路実装、アーキテクチャ・コンパイラ、システムソフトウェアの各階層が真に連携・協調し、革新的な電源制御を行うことで、これらの問題を解決することを目的とし、ハイエンド向けシステムLSIの消費電力あたり処理能力を、研究終了時点で現状の100倍に向上させることを目標とします。

平成17年度採択分 中間評価  年報  事後評価  終了報告書

研究課題
高性能・超低電力短距離ワイヤレス可動情報システムの創出
研究代表者(所属)
黒田 忠広 (慶應義塾大学理工学部 教授)
概要
ワイヤレスネットワーク接続によるロボットや車、携帯電話の可動情報システム構築に向け、短距離データ無線通信技術とエネルギー無線給電技術を従来の1/1000の電力で実現します。具体的には、チップ間通信を10Tbps/100mWで行い、至近距離の端末間通信の場合は10Gbps/10mWで、短距離の場合は100Mbps/1mWで行います。また、動きながら電力の供給を受けることができる給電シートを低コストで実現します。
研究課題
極限ゲート構造によるシステムディスプレイの超低消費電力化
研究代表者(所属)
小林 光 (大阪大学 産業科学研究所 教授)
概要
シリコン低温酸化法「硝酸酸化法」を活用して、ディスプレイの駆動に用いる薄膜トランジスタ(TFT)を超低消費電力化します。新酸化法で形成する酸化膜は、従来法に比べて格段に良質であるため薄膜化が可能で、TFTの消費電力を従来の1/25以下にすることが可能です。また、極限ゲート構造TFTの創製とこれを用いた新回路技術・アーキテクチャーの開発により、システムディスプレーの消費電力をさらに1/10以下にすることにより、合わせて1/250以下に低減します。
研究課題
超低消費電力光ルーティングネットワーク構成技術
研究代表者(所属)
佐藤 健一 (名古屋大学大学院 工学研究科 教授)
概要
将来のブロードバンドサービスを国民が広く享受するには、通信ネットワークの高性能化とともに、ネットワーク全体の低消費電力化が必須の課題です。光領域での波長ルーティングを利用するフォトニックネットワーク技術は、通信量の急速な増大に対応する高速広帯域化とともに、装置の電力消費を劇的に低減する可能性を秘めています。本研究では、低消費電力化の観点から総合的に最適化された新世代のネットワークを目指します。
研究課題
ソフトウェアとハードウェアの協調による組込みシステムの消費エネルギー最適化
研究代表者(所属)
高田 広章 (名古屋大学大学院 情報科学研究科 教授)
概要
情報家電や情報携帯端末などの組込みシステムを対象として、ソフトウェアとハードウェアの協調により、サービス品質(性能、計算精度、信頼性など)を保証しつつ、消費エネルギーを最小限にするための最適化技術を開発します。メモリアーキテクチャとコンパイラの協調や、低消費エネルギースケジューリング機構を持つマルチプロセッサリアルタイムOSなどにより、消費エネルギーを100分の1に低減することを目標とします。
(*研究者の所属は2011年4月現在のものです(但し、終了課題に関しては、その終了時点))