

「情報システムの超低消費電力化を目指した技術革新と統合化技術」  
平成 17 年度採択研究代表者

高田 広章

名古屋大学大学院情報科学研究科・教授

## ソフトウェアとハードウェアの協調による組み込みシステムの 消費エネルギー最適化

### 1. 研究実施の概要

情報家電や情報携帯端末などの組み込みシステムを対象として、ソフトウェアとハードウェアの協調により、サービス品質(性能、計算精度、信頼性など)を保証しつつ、消費エネルギーを最小限にするための最適化技術を開発する。メモリアーキテクチャとコンパイラの協調や、低消費エネルギースケジューリング機構を持つマルチプロセッサリアルタイム OS などにより、消費エネルギーを 100 分の 1 に低減することを目標とする。

本研究は、シングルチップに複数の CPU コアを搭載したチップマルチプロセッサ(以下、CMP)を対象としている。CMP は、ハイエンドシステムだけでなく、低電力システム向けのプロセッサとしても注目されている。その理由は、プログラムを複数のコア上で並列に動作させることにより、各 CPU の動作速度と動作電圧を低く設定でき、要求性能を満たしつつ消費エネルギーを削減できるためである。しかし、CMP の低消費電力化技術の多くはハードウェア主導で構築されており、必ずしも RTOS やアプリケーションプログラムからの電力管理に適していない。また、CMP の電力管理はシングルコアのプロセッサと比較して格段に複雑になるため、現状では有効な電力管理技術が存在しない。そこで、申請者らは以下に挙げる5項目を目標に研究を進めている。

1. 見積もりツールおよびリアルタイム OS 向け見積もりモデルの開発
2. 低消費エネルギー化リアルタイム OS の開発
3. 低消費エネルギー化コンパイラの開発
4. 低消費エネルギー化ハードウェアの開発とそのチップ試作
5. ターゲットアプリケーションの解析と評価環境の構築

平成19年度は、上記の5項目について個別に研究を進め、実装と評価を行った。また、リアルタイム OS とハードウェアアーキテクチャとの協調最適化技術、ならびに、コンパイラとハードウェアアーキテクチャとの協調最適化技術について、基礎研究を行った。

## 2. 研究実施内容

(文中にある参照番号は4.(1)に対応する)

- 名古屋大学グループ

名古屋大学グループでは、平成19年度は以下の3つのテーマについて研究した。

1. 低消費電力化リアルタイムOSの検討、実装、および、評価
2. 低消費エネルギー指向コンパイラの検討、実装、および、評価  
(九州大学と連携)
3. 低消費エネルギー化ハードウェアアルゴリズムの検討、実装、および、評価  
具体的には以下の成果を得た。

低消費電力化リアルタイムOSについては、平成18年度に引き続き、本研究室で開発しているITRON仕様のリアルタイムOSであるTOPPERS/JSPカーネルに対して、DVFS (Dynamic Voltage/Frequency Scaling) 機構とDPM (Dynamic Power Management) 機構を導入し、有効性を評価した。ユーザタスクだけでなく、周期的に実行されるタイマ割込み処理に対しても低電力化を行っている点で、従来手法よりも優れている。本研究の成果は国際会議で発表した。また、論文誌に投稿し、「条件付採録」の状態である。また、DVFSやDPMだけでなく、DHR (Dynamic Hardware Reconfiguration) を包含する、より一般的な低消費エネルギー化のためのソフトウェア・フレームワークDEPS (Dynamic Energy/Performance Scaling) を開発し、有効性を評価した。本研究の成果は国際会議で発表した。また、論文誌に投稿し、「条件付採録」の状態である。

低消費電力化コンパイラについては、組込みシステムの消費電力の大きな割合をメモリアクセスの電力が占めていることに着目し、スクラッチパッドメモリ (SPM) と呼ばれる小容量のオンチップメモリを活用するコンパイラとメモリアーキテクチャの協調最適化の研究を行い、有効性を評価した。従来研究と比較して、年々増大しているリーク電力も考慮している点に新規性がある。本研究の成果は査読付き国内シンポジウムで発表し、国際会議への採択も決定している。また、SPMを活用するコンパイラ技術をマルチタスク環境に対して拡張し、国内の研究会で発表した。リーク電力を削減するメモリアーキテクチャについても昨年に引き続き研究を行い、国際会議で発表した。

低消費エネルギー化ハードウェアアルゴリズムについては、配列型乗算器に対して、回路内部の不必要な信号遷移を削減し、低消費エネルギーを実現する、乗算器の低消費エネルギー化設計の研究を行い、その有効性を評価した。本研究の成果は国内研究会で発表した。

- 九州大学グループ

九州大学グループでは、平成 19 年度は以下の 3 つのテーマについて研究した。

1. 見積もりツールの開発
2. 低消費エネルギー指向コンパイラの検討、実装、および、評価  
(名古屋大学と連携)
3. 低消費エネルギー化ハードウェアの開発

具体的には以下の成果を得た。

見積もりツールについては、(1)チップの温度変動やプロセスばらつきを考慮した電力見積もり手法、(2)平成 18 年度に開発したシングルプロセッサ向け見積もりツールのマルチコアプロセッサに対する拡張について研究を進めている。

低消費エネルギー化コンパイラについては、名古屋大学と協調して研究を進めており、スクラッチパッドメモリ向けのコンパイラ技術を実装し、その成果を国内外の研究会で発表した。その他にもスクラッチパッドメモリ向けの省エネルギー化技術を考案した。

低消費エネルギー化ハードウェアについては、システムの動的負荷変動や用途の違いに合わせて各種パラメータを変更できるマルチコアプロセッサプラットフォームを定義した。これらの可変パラメータを設計時または動作時に最適に選択できるプロセッサアーキテクチャの検討を行い、その成果を国内外の研究会で発表した。電源電圧などの可変パラメータの変更に伴い、計算の信頼性が低下する場合が想定されるため、各種可変パラメータを変更した際にも信頼性を損なわない技術を考案した。また、平成 18 年度に考案したメモリの漏れ電流を低減する技術を発展させ、国内外の論文誌および研究会で発表した[1,2]。上記マルチコアプロセッサプラットフォームの最小機能を実装するチップを VDEC のプロセスを使用して試作し、結果を国内の研究会で発表した。

- 東芝グループ

東芝グループでは、平成 19 年度は以下の 3 つのテーマについて研究した。

1. 評価環境の構築とデータ収集
2. 組み込みシステムにおける低消費エネルギー性評価方法の検討
3. 低消費エネルギー指向ソフトウェア設計手法の開発

具体的には以下の成果を得た。

消費電力測定については、測定環境の構築とベンチマークプログラムの作成が主な成果として挙げられる。計測環境として LabView を選定し、この設定と測定結果の比較、更にはベンチマークに用いるソフトウェア EEMBC をターゲット環境に移植した。更にはこの環境を用いてマルチコア環境での計測を実際に行い、区間計測を行うための課題を整理した。この結果に基づいて区間計測方法を立案・検証し、更にはベンチ

マークソフトウェアのマルチコア対応版の作成を完遂した。

ソフトウェア設計技術については、QoS の定量化や要求調整の観点から、要求分析段階での低消費電力への貢献について検討した。設計技術としてはアスペクト指向プログラミングと強化学習を併用したフレームワークを提案し、簡単な応用ソフトウェアの DVFS 制御を例題に、提案した手法の有効性を確認する実験を行った。

低消費エネルギー性評価については、技術動向や市場調査を通してその方針を確認した。IT 技術の発展に伴って一昔前の産業革命などで見られたような大規模なエネルギー消費傾向ではなく、近年の近代化は予想よりも速いスピードでデジタルシフトが起こっているため、この動向に対応した低消費エネルギー性評価方法を確立することが必要であることを確認したが、具体的な方法を提示するには至っていない。

### 3. 研究実施体制

#### (1) 名古屋大学グループ

① 研究分担グループ長: 高田 広章 (名古屋大学大学院、教授)

#### ② 研究項目

1. 低消費電力化リアルタイム OS の検討、実装、および、評価
2. 低消費エネルギー指向コンパイラの検討、実装、および、評価  
(九州大学と連携)
3. 低消費エネルギー化ハードウェアアルゴリズムの検討、実装、および、評価

#### (2) 九州大学グループ

① 研究分担グループ長: 石原 亨 (九州大学、准教授)

#### ② 研究項目

1. 見積もりツールの開発
2. 低消費エネルギー指向コンパイラの検討、実装、および、評価  
(名古屋大学と連携)
3. 低消費エネルギー化ハードウェアの開発

#### (3) 東芝グループ

① 研究分担グループ長: 深谷 哲司 (株式会社東芝、グループ長)

#### ② 研究項目

1. 評価環境の構築とデータ収集
2. 組み込みシステムにおける低消費エネルギー性評価方法の検討
3. 低消費エネルギー指向ソフトウェア設計手法の開発

#### 4. 研究成果の発表等

##### (1) 論文発表(原著論文)

- [1] Maziar Goudarzi and Tohru Ishihara, "Value-dependence of SRAM leakage in deca-nanometer technologies", IEICE Electronics Express, Vol.5, No.1, pp.23-28, Jan. 2008.
- [2] Maziar Goudarzi, Tohru Ishihara, and Hiroto Yasuura, "A Software Technique to Improve Lifetime of Caches Containing Ultra-Leaky SRAM Cells Caused by Within-Die  $V_{th}$  Variation," Elsevier Journal of Microelectronics, in press, Feb. 2008.

##### (2) 特許出願

平成 19 年度国内特許出願件数: 1 件 (CREST 研究期間累積件数: 1 件)