「情報システムの超低消費電力化を目指した技術革新と統合化技術」 平成17年度採択研究代表者

小林 光

大阪大学産業科学研究所・教授

極限ゲート構造によるシステムディスプレイの超低消費電力化

1. 研究実施の概要

(文中にある参照番号は 4.(1)に対応する)

本プロジェクトでは、新規の低温酸化膜形成法である「硝酸酸化法」を活用して、リーク電流密度の低い高電気特性のSiO₂/Si構造を創製し、これをTFTに応用してTFTとシステムディスプレイの超低消費電力化を行う。硝酸酸化法で形成されるSiO₂/Si構造は従来の低温酸化法であるCVD法等と比較して格段に良好なバルク特性と界面特性を持ち、その上膜厚が均一なSiO₂膜を形成できるため、TFTのゲート酸化膜の膜厚を従来の80nm程度から20nm以下に低減でき、その結果駆動電圧を現状の15Vから3V以下に低減できる。TFTのゲート酸化膜の薄膜化により、TFTの消費電力を1/25以下にする。

硝酸酸化法の TFT ゲート絶縁膜への応用として、1) 共沸硝酸酸化法を用いて低リーク電流を 持つ 1nm 程度の極薄 SiO2 膜を形成し、その後 CVD 法で SiO2 膜を堆積する方法[1]、2) 二段 階硝酸酸化法を用いて10nm以上の膜厚を持つSiO2 膜を形成する方法[2・4]、を検討する。方法 1)で形成される極薄 SiO2 膜は熱酸化膜よりも良好なリーク特性を持ち、さらに直接酸化法であるた め界面特性も良く、その上に堆積する CVD 膜の膜厚を従来の膜厚から大幅に低減できると期待 される。本年度は、原子レベルで平坦な SiO2/Si 界面を形成する方法を開発して、その結果低リー ク電流密度を達成した。方法 2)に関して本年度は、高ドープ Si 基板上に多結晶シリコン薄膜を堆 積し、その上に二段階硝酸酸化法を用いて 8nm 程度の膜厚を持つ SiO2 膜を形成し、その電気 特性を測定した。

TFTのゲート酸化膜が薄膜化できれば、TFTの微細化と高性能化が可能となる。微細化、高性 能化ができれば、新規のデバイス構造も可能となり、これに適合する回路を開発することによっても 低消費電力化が可能となる。さらに、メモリ、CPU、ドライバー、アンプ等を内蔵するシステムディス プレイが可能となり、システム技術の開発によっても低消費電力化ができる。すなわち、本プロジェ クトでは、材料、プロセス、デバイス、システム技術を統合的に研究開発することによって、システム ディスプレイの超低消費電力化を行う。

2. 研究実施内容

(文中にある参照番号は4.(1)に対応する)

1. 超平坦な SiO₂/Si 界面の形成と TFT の低消費電力化

原子レベルで平坦なシリコン表面は、化学エッチングや水素処理を用いて比較的容易に形成で きる。原子レベル平坦面上に、硝酸酸化法を用いて SiO₂ 膜を形成する場合、120℃の低温で成 膜ができるため、SiO₂ 界面が荒れることなく元の平坦性を保つと期待できる。平坦な界面を形成で きれば、均一な SiO₂ 膜厚と均一な電界等により、リーク電流密度の低減と SiO₂ 膜の薄膜化が可 能で、TFT の超低消費電力化に繋がる技術となる。

Si(111)ウェーハを RCA 洗浄後、フッ酸(HF)でエッチングした場合、原子レベルでラフな表面 が形成され、ルート平均自乗(RMS)ラフネスは、0.19nm であった。このラフな表面を硝酸酸化 した場合、酸化膜の表面はラフであった。また、硝酸酸化膜を除去した後のシリコン表面 もラフであった。この結果は、ラフな表面を硝酸酸化すると、ラフな Si/SiO₂ 界面が形成さ れることを示している。



図 1 シリコン表面の AFM 写真: a) NH₄F エッチングによって形成した Si(111)平坦
面; b) 試料 a を共沸硝酸で酸化した表面; c) 試料 b を NH₄F でエッチング後

一方、フッ化アンモニウム(NH4F)でシリコンをエッチングした場合、図 1a に示すよう に bi-layer step が観測された。これは、シリコン表面が原子レベルで平坦であることを示 している。図 1a では、RMS ラフネスは 0.13nm であった。この表面を硝酸酸化した場合、 やはり bi-layer step が観測され(図 1b)、さらに、この酸化膜をエッチングした後にも、 bi-layer step が観測され(図 1c)、Si/SiO₂界面が原子レベルで平坦であったことがわかる。 すなわち、平坦なシリコン表面を硝酸酸化した場合、平坦なSi/SiO2界面が形成される。RMS ラフネスは0.07nmと、超平坦な界面が形成されたことがわかる。

図2に、硝酸酸化膜をもつ<Al/SiO2/Si(111)>MOS ダイオードの電流-電圧特性を示す。

共沸硝酸に1時間浸漬することにより 形成された酸化膜の膜厚は、1.2~ 1.3nm であった。図中の矢印は、種々 の文献で報告されている約1.5nmの膜 厚を持つ熱酸化膜のリーク電流密度で ある。フッ酸エッチングしたシリコン 上に形成した硝酸酸化膜のリーク電流 密度は、熱酸化膜に比較して少し高い が(曲線 a)、5%の水素雰囲気中 250℃で 熱処理 (Post-metilizatian anneal, PMA)した後には、熱酸化膜とほぼ同等 のリーク電流密度となった(曲線 b)。一 方、フッ化アンモニウムでエッチング して原子レベルの平坦面を形成し、そ れを硝酸酸化した場合、リーク電流密 度は熱酸化膜よりも少し低くなった (曲線 c)。これを PMA 処理することに よって、リーク電流密度はさらに低減 して(曲線 d)、熱酸化膜の 1/10 程度の 低いリーク電流密度を達成できた。

超平坦面と PMA 処理による硝酸酸 化膜の低リーク電流密度は、1)均一な 膜厚の SiO₂ 膜、2)SiO₂中の均一な電界、 3)Si²⁺に起因する欠陥準位の低減、 4)SiO₂/Si 界面での高いバンドの不連 続エネルギー、によると結論した。

2. TFT の超低消費電力化に有力な低 リーク電流を持つSiO₂/多結晶シリコ ン構造の創製

前年度までの研究で、凹凸を持つ TFT 用多結晶シリコン薄膜上にも、硝 酸酸化法を用いて均一な膜厚を持つ



 図 2 共沸硝酸酸化法で形成した<Al/1.2 ~1.3nm SiO₂/Si(111)> MOS ダイ オードの電流-電圧特性:a) ラフ な Si(111)表面を硝酸酸化;b) ダ イオードaをPMA処理;c) 原子 レベルで平坦な Si(111)表面を硝 酸酸化;d) ダイオードcをPMA 処理



図 3 二段階硝酸酸化法で形成した <Al/8.3 nm SiO₂/多結晶シリコ ン> MOS ダイオードの電流 -電圧特性:a) 熱処理なし;b) 窒素中 800℃で熱処理

SiO₂ 膜が形成できることを見出している。本年度は、多結晶シリコン薄膜上に二段階硝酸酸化法で形成した SiO₂ 膜厚の電気特性の測定とその向上を目指す研究を行った。

高ドープのn型Siウェーハ上に多結晶シリコン薄膜を堆積し、その上に二段階硝酸酸化 法を用いて8nmのSiO2膜を形成した。その上にAl電極を形成して、<Al/SiO2/多結晶シリ コン薄膜>MOS構造とした。図3に示すように、熱処理を施さない場合でも低いリーク電 流が得られた(曲線 a)。窒素中800℃で熱処理を施した場合、リーク電流密度がさらに低減 した(曲線 b)。図3で得られたリーク電流密度は、多結晶シリコン薄膜を熱酸化した際に得 られる同膜厚のSiO2膜のリーク電流密度よりも低い。この結果は、硝酸酸化法で形成され るSiO2膜は高品質であるため薄膜化が可能で、TFTの低消費電力化ができることを示して いる。

3. TFT の超低消費電力化のための欠陥消滅型半導体洗浄技術の開発[5-7]

LSIと異なり、大型のTFT 製造には有効な洗浄技術はほとんど無く、主に水による洗浄が行われているに過ぎない。金属汚染が存在すれば、閾値電圧のバラツキのため動作電圧を増加させる 必要が生じ、その結果消費電力が増加する。本年度は、TFT の製造に利用可能な ppm(百万分の一)オーダーの極低濃度の洗浄液を用いる洗浄法を開発した。

シリコンウェーハをCuCl2水溶液に浸漬することによって銅で強制汚染した。図4に示すように、

銅の表面濃度は 1013~1014 原 子/cm²であった。これをpH10で 26ppm の濃度を持つ 22℃の HCN 水溶液で洗浄した場合、5 分間の洗浄で全反射蛍光 X 線 分光装置の検出下限(~3×10⁹ 原子/cm²以下)にまで銅が除去 された。2.6ppm とさらに低い濃 度の HCN 水溶液を用いても、15 分以上の洗浄で銅は~3×109 原子/cm²以下にまで除去された。 HCN 水溶液の温度を 28℃に上 昇した場合、2.6ppmのHCN水 溶液でも 5 分間の洗浄で~3× 109 原子/cm² 以下まで銅汚染が 除去できた。また、HCNを含まな い pH10 の水溶液では、銅汚染



図 4 極低濃度の HCN 洗浄液によるシリコン上 の銅汚染の除去

はほとんど除去されないことが確認され、2.6ppmと極低濃度のHCNが金属汚染の除去に非常に 有効であることがわかった。

4. SPICE 用 TFT デバイスモデルの研究開発

短チャネル TFT における AC 特性の理解を目的とし、2 次元デバイスシミュレータを用いて、ゲート容量の解析を行った。

シミュレーションでは、硝酸酸化法によるゲート酸化膜の薄膜化を想定し、ゲート酸化 膜厚 30 nm、ゲート長1 µm、poly-Si 膜厚 50 nm とした。図5 にゲート・ソース間容量 Cgs とゲート・ドレイン間容量 Cgd のゲート電圧依存性のシミュレーション結果を示す。結 晶粒界の存在位置として(a)チャネル中央と(b)ドレイン端の2 通りを考え、また、ソース・ ドレイン間電圧はゼロとした。チャネル中央に粒界がある場合(図 5(a))は、粒界が存在しな い場合と同様に、系がチャネル中央で対称のため、Cgs と Cgd は等しくなった。しかし、粒 界位置をドレイン側にずらした場合(図 5(b))、ソース・ドレイン間電圧がゼロにも係わらず、 Cgs と Cgd に非対称性が生じた。TFT 内部の物理量を解析したところ、結晶粒界のエネルギ 一障壁が原因であることが分かった。以上から、微細 TFT においては、ゲート容量は結晶 粒界の位置によって大きな影響を受けるため、電気容量のばらつきを考慮した回路モデル 及び回路設計が重要になると考えられる。



図 5 ゲート・ソース間容量 Cgs、ゲート・ドレイン間容量 Cgd の結晶粒界(GB)位置 依存性のシミュレーション結果: a) チャネル中央; b) ドレイン端から 250 nm

3. 研究実施体制

(1)「小林」グループ

①研究分担グループ長:小林 光(大阪大学、教授)②研究項目

- 1. 大面積 TFT 用硝酸酸化装置の開発
- 2. 硝酸酸化プロセスの研究開発
- 3. 気体硝酸酸化法の検討
- 4. 新規欠陥消滅法による TFT の高性能化と低消費電力化

- 5. 大面積 TFT の硝酸酸化技術の開発
- 6. 廃液硝酸の高純度化技術

(2)「谷口」グループ

①研究分担グループ長:谷口 研二(大阪大学大学院、教授) ②研究項目

- 1. 硝酸酸化膜 TFT の SPICE モデルの研究開発
- 2. 新構造 TFT の研究開発
- 3. 超低消費電力 TFT 用の新回路機能ブロックの研究開発

(3)「今井」グループ

①研究分担グループ長:今井 繁規(シャープ株式会社、所長) ②研究項目

- 1. 大面積 TFT の硝酸酸化技術の研究開発と試作
- 2.メモリ・CPU 内蔵の超低消費電力高機能 SDOG の研究開発

4. 研究成果の発表等

(1) 論文発表(原著論文)

- E. Pincik, H. Kobayashi, R. Hajossy, H. Gleskova, M. Takahashi, M. Jergel, R. Brunner, L. Ortega, M. Kucera, M. Kral, and J. Rusnak, On interface properties of ultra-thin and very-thin oxide/a-Si:H structures prepared by oxygen based plasmas and chemical oxidation, Appl. Surf. Sci. 253, 6697-6715 (2007).
- 2. S. Mizushima, S. Imai, Asuha, M. Tanaka, and H. Kobayashi, Nitric acid method for fabrication of gate oxides in TFT, Appl. Surf. Sci. 254, 3685-3689 (2008).
- S.-S. Im, S. Terakawa, H. Iwasa, and H. Kobayashi, Nitric Acid Oxidation Method to Form SiO₂/3C-SiC Structure at 120 °C, Appl. Surf. Sci. 254, 3667-3671 (2008).
- M. Takahashi, S.-S. Im, M. Madani, and H. Kobayashi, Nitric acid oxidation of 3C-SiC to fabricate MOS diodes with a low leakage current density, J. Electrochem. Soc. 155(1), H47-51 (2008).
- H. Narita, M. Takahashi, H. Iwasa, and H. Kobayashi, Complete removal of copper contaminants on bare silicon surfaces by use of HCN aqueous solutions, J. Electrochem. Soc. 155(2), H103-H107 (2008).
- 6. M. Takahashi, Y.-L. Liu, H. Narita, and H. Kobayashi, Si cleaning method without surface morphology change by cyanide solutions, Appl. Surf. Sci. 254, 3715-3720

(2008).

 E. Pincik, R. Brunner, H. Kobayashi, M. Takahashi, and M. Kucera, Photoluminescence of very thin oxide/a-Si:H structures passivated in HCN solutions, Appl. Surf. Sci. 254, 3710-3714 (2008).

(2) 特許出願

平成 19 年度国内特許出願件数: 1件(CREST 研究期間累積件数: 4件)