

戦略的創造研究推進事業 CREST
研究領域「二次元機能性原子・分子薄膜の創製と
利用に資する基盤技術の創出」
研究課題「二次元 TMDC 相補型 MISFETs の LSI
プロセスによる性能向上と応用」

研究終了報告書

研究期間 2016年10月～2022年3月

研究代表者: 若林 整
(東京工業大学工学院 教授)

§ 1 研究実施の概要

(1) 実施概要

「二次元 TMDC 相補型 MISFETs の LSI プロセスによる性能向上と応用」チームとして、研究を推進した。特に、参画企業メンバーにもご参加いただいていることから、先ず研究スキームの整備を行った。具体的には、図 1.1 の通り、東工大 2G や明治大学、UCSB は JST と同じ研究課題に関する契約により、また早稲田大学は明治大学との共同研究契約により、さらにソニー様、住友精化様、日本重化学工業様とは東工大と CREST 研究に係る共同研究についてご契約をいただくことにより、チームの外型と情報の流れについて定義した。次に、図 1.2 の通り、情報流通を促進するために、東工大内 NAS に DB を設定し、チーム内で公平に広く情報を共有した。さらに、月例 Webex 会議を開催することで、情報の共有と研究の加速を行った。以上の環境設定により、研究チーム内外の情報を迅速に流通させることにより、先駆的な課題を設定することができた。特に UCSB を通じた世界、特に US における温度感がある情報の価値は絶大であった。また月例会議などで企業メンバーの皆様にご指導・鼓舞いただいたことについて感謝を申し上げる。

次に研究実施内容について、最先端 Logic/Memory LSIs のトランジスタ向けに、第一に二次元原子層状構造をもつ遷移金属ダイカルコゲナイド(Transition-Metal Di-Chalcogenide: TMDC)のうち、特に硫化半導体二次元膜について、清浄度・制御性が高い先端 LSI プロセス(スパッタや MOCVD 法)による成膜に、東工大・明大・早稲田大が共同で取り組んだ。特に、 MoS_2 や ZrS_2 , WS_2 膜について、高温スパッタ法とそれに続く硫化熱処理工程により、粒径は 10 nm 程度であるものの、膜厚均一性が高い層状半導体膜を形成できることを確認した。さらにターゲット基板間距離制御やコーリメーター挿入などにより成膜速度を低減することで、Sub-mono-layer 膜から 10 nm 厚程度までの原子層状膜の形成を実現した。また、明治大において、 MoS_2 と ZrS_2 , WS_2 膜について、MOCVD 法による成膜に成功した。特に ZrS_2 と WS_2 膜の MOCVD 成膜は、次に示す東工大における MISFET 動作実証を基に開始した研究であり、本研究チーム力を基礎としていと考えられる。さらに、明治大において、バンドギャップ制御を目的として、 $\text{Mo}_{1-x}\text{W}_x\text{S}_2$ や $\text{MoS}_{2(1-x)}\text{Te}_{2x}$ の成膜にも成功した。第二に、上記 TMDC 膜をチャンネルとする相補型 MISFETs についてデバイス動作理論を体系化するため、まず東工大・すずかけ台 G において、閾値制御技術を探索した。TMDC 膜中準位密度の抑制は当然ながら、ゲート絶縁膜との界面準位密度やゲート絶縁膜中 Fixed charges 密度の低減、さらにゲート仕事関数の設定により、蓄積型 n MISFET の Normally-off 動作、しかも I_{off} が非常に小さいことを実証した。特に、UCSB より Normally-off 動作実証の遅れに関する世界動向情報に後押しされながら研究を推進したことも記しておく。さらに Ambipolar ではあるものの蓄積型 ZrS_2 FET の動作を実証できたことも特筆すべき成果であると考えられる。さらに、東工大・旧大岡山 G において、Printing 技術を用いた膜ではあるものの、ゲート絶縁膜に n -Octa-Decyl-Phosphonic Acid (ODPA)による自己組織化単分子膜(Self-Assembled Monolayer: SAM)絶縁膜を用いることにより、チャンネル TMDC 膜との界面準位密度の低減を実証した。また WSe_2 n/p FETs を用いた CMOS 動作を実証し、プロジェクト全体の方向性を示した。

以上を要するに、二次元 TMDC 相補型 MISFETs の LSI プロセスによる性能向上と応用を目標として、一定の研究成果を得ることができたと考えられる。




図 1.1: 契約全体構造。




図 1.2: 研究チーム構成。

(2) 顕著な成果

<優れた基礎研究としての成果>

1. 低温 MOCVD による MoS₂ 成膜の実証

概要:

低温成膜を期待できる MOCVD 法における有機プリカーサについて、S 前駆体として(t-C₄H₉)₂S₂を、Mo 前駆体として i-Pr₂DADMo(CO)₃を用いて、400°C から 500°C の低温において、30分未満の堆積時間でmmスケールの均一なMoS₂膜の品質を向上させることができた。今後、FinFET 構造や BiCS NAND Cell Tr.のチャンネル向けプロセスの基礎技術となると考えられる。

2. SAM による絶縁膜/TMDC 界面準位密度低減の実証

概要:

絶縁膜/TMDC 界面準位密度低減を目指して、n-Octa-Decyl-Phosphonic Acid (ODPA)による自己組織化単分子膜(Self-Assembled Monolayer: SAM)絶縁膜上に Poly Di-Methyl-Siloxane (PDMS)弾性膜を用いて MoS₂膜を転写することで、理想的にダングリングボンドが存在しないために絶縁膜と半導体の界面準位密度が低い nMOSFET を実現し、絶縁膜とチャンネル膜が厚くても比較的低い S 値 96 mV/dec.を達成した。絶縁膜/TMDC 界面準位密度を低減するための基礎技術であると考えられる。

3. MoWSTe 混晶

概要:

バンドギャップ制御技術として、DC バイアス法による MoS₂/WS₂ 共スパッタと、N₂ バブリング後 H₂ 輸送する有機プリカーサ((t-C₄H₉)₂S₂)中での 500°Cアニールにより、Mo_{1-x}W_xS₂ 膜の成膜を実証し、バンドギャップを 1.2 から 1.35 eV まで制御できることを実証した。さらに、MoS₂/MoTe₂ 共スパッタと(i-C₃H₉)₂Te アニールにより、MoS_{2(1-x)}Te_{2x}膜の成膜に成功した。カルコゲンの構成比率を x = 0.0-1.0 まで制御することに成功し、バンドギャップを 0.8-1.4eV の幅で変調できることを確認した。TMDC デバイスの応用範囲を広げるための基礎技術であると考えられる。

<科学技術イノベーションに大きく寄与する成果>

1. MoS₂ チャンネル蓄積型 Normally-off nMISFET の実証

概要:

400°C 高温 UHV-RF マグネトロンスパッタと気相硫黄中 700°C 硫化熱処理により形成した原子層状 MoS₂ 膜をチャンネルとした TiN トップゲート nMISFET について、TiN/Al₂O₃/4-layer-MoS₂ 積層 Top gate 構造において世界で初めて蓄積電子によるエンハンスメントモード(ノーマリーオフ)動作を実証した。さらに MoSi₂ ソース・ドレイン電極や、MoS₂ 成膜に続けて Al₂O₃ 単層ゲート絶縁膜で表面を保護すること、活性領域側壁 SiN 保護膜など特徴として、オフ電圧(V_{off})が世界で最も大きいノーマリーオフ動作を確認した。電界効果移動度は 0.1 cm²/V-s と低いものの、しきい値電圧制御にはチャンネル不純物濃度低減とプロセスインテグレーション技術の高度化が重要であることが分かった。

2. WSe₂ n/pFETs と CMOS インバータ動作の実証

概要:

二セレン化タングステン(WSe₂)相補型金属酸化膜半導体(CMOS)インバータについて、フルオロポリマーとポリビニルアルコール(PVA)をスピンドーピングすると、WSe₂ に電子と正孔の両方がドーピングされることを用いて、ハイブリッド自己組織化単分子膜(SAM) /酸化アルミニウム(AIO_x)ゲート絶縁膜により、WSe₂ n/pFETs を実証し、さらに WSe₂ CMOS インバータで 0.5 V の V_{dd} で 9 の高利得を実証した。

3. Ambipolar ZrS₂ MISFET

概要:

Hall 効果移動度として 1,250 cm²/V-s を確認している PVD-ZrS₂ 膜について、Ambipolar 動作ではあるが、電子/正孔両極性 MISFETs の動作を確認した。これは、PVD 成膜と硫化アニールプロセスに加えて、デバイス作製プロセスを通した後においても、チャンネルのキャリア濃度を低減できたために実現できたと考えられる。

< 代表的な論文 >

1. Kentaro Matsuura, *et al.*, “Normally-off sputtered-MoS₂ *n*MISFETs with TiN top-gate electrode all defined by optical lithography for chip-level integration,” JSAP/JJAP,59,080906,2020. <https://iopscience.iop.org/article/10.35848/1347-4065/aba9a3>

概要:

MoS₂ 膜をチャンネルとした TiN トップゲート *n*MISFET のノーマリーオフ動作に実現のため、MoSi₂ ソース・ドレイン電極や、MoS₂ 成膜に続けて Al₂O₃ 単層ゲート絶縁膜で表面を保護すること、活性領域側壁 SiN 保護膜などを用いることで、オフ電圧(V_{off})が世界で最も大きいノーマリーオフ動作を確認した。電界効果移動度は 0.1 cm²/V-s と低いものの、しきい値電圧制御にはチャンネル不純物濃度低減とプロセスインテグレーション技術の高度化が重要であることが分かった。

2. K. Yamazaki, H. Wakabayashi, A. Ogura, *et al.*, “Evaluation of MoS₂ Films Fabricated by Metal-Organic Chemical Vapor Deposition Using a Novel Mo Precursor *i*-Pr₂DADMo(CO)₃ Under Various Deposition Conditions,” MRS Advances , Volume 5 , Issue 31-32, Fabrication of Functional Materials and Nanomaterials, 2020, pp. 1643-1652, DOI: <https://doi.org/10.1557/adv.2020.187>

概要:

TMDC 膜の MOCVD 成膜について、N₂ バブリング後 H₂ で輸送することと S 前駆体として [(t-C₄H₉)₂S₂] を用いることと前提として、Mo 前駆体として *i*-Pr₂DADMo(CO)₃ を用いて、400°C から 500°C の低温で 30 分未満の堆積時間で mm スケールの均一な MoS₂ 膜の品質をさらに向上させることができた。

3. Takamasa KAWANAGO, Hitoshi WAKABAYASHI, *et al.*, “Experimental demonstration of high-gain CMOS inverter operation at low V_{dd} down to 0.5 V consisting of WSe₂ *n/p* FETs,” accepted by Japanese Journal of Applied Physics (JJAP) on 17 November 2021.

概要:

二セレン化タングステン(WSe₂)相補型金属酸化膜半導体(CMOS)インバータについて、フルオロポリマーとポリビニルアルコール(PVA)をスピンコーティングすると、WSe₂ に電子と正孔の両方がドーピングされることを用いて、ハイブリッド自己組織化単分子膜(SAM) /酸化アルミニウム(AIO_x)ゲート絶縁膜により、WSe₂ *n/p*FETs を実証し、さらに WSe₂ CMOS インバーターで 0.5 V の V_{dd} で 9 の高利得を実証した。

§ 2 研究実施体制

(1) 研究チームの体制について

① 「すずかけ台」グループ

研究代表者: 研究代表者: 若林 整 (東京工業大学工学院 教授)

研究項目

・TMDC 研究総括

② 「旧大岡山」グループ

主たる共同研究者: 川那子 高暢 (東京工業大学科学技術創成研究院 助教)

研究項目

・TMDC デバイス評価・設計

③ 「US」グループ

主たる共同研究者: Kaustav Banerjee (Electrical and Computer Engineering, University of California, Santa Barbara, Professor)

研究項目

・TMDC device modeling

④ 「生田」グループ

主たる共同研究者: 小椋 厚志 (明治大学理工学部 教授)

研究項目

・TMDC 膜評価および CVD

(2) 国内外の研究者や産業界等との連携によるネットワーク形成の状況について

先ず参画いただいているソニー(株)と住友精化(株), 日本重化学工業(株)への成果展開を目指している。また、生田グループの CVD プリカーサは気相成長(株)との共同研究によるものであり、成果展開を目指している。さらに、すずかけ台グループの成果について、JST/COI(ビジョン 2, 『サイレントボイスとの共感』地球インクルーシブセンシング研究拠点)を通じた成果展開の検討も行っている。さらに、公開 WS として、2017 年 3 月 22 日に東工大・すずかけ台キャンパスで、2018 年 3 月 16 日に EDTM 2018 のサテライト WS として神戸・アリストンホテルで、2019 年 3 月 15 日にシンガポール・Marina Bay Sands Convention Centre で CREST-WS を開催した。