研究課題別中間評価結果

- 1. 研究課題名: 高精度にサイズ制御した単電子デバイスの開発
- 2. 研究代表者: 真島 豊(東京工業大学 応用セラミックス研究所 教授)

3. 研究概要

無電解メッキの自己停止機能を用いてギャップ長を高精度に制御した5nm以下のナノギャップ電極を一度に高い歩留まりで作製するプロセスを確立し、そのナノギャップ間に大環状 π 共役系配位子 Au クラスターを単電子島として選択集積化して、常温で動作する単電子デバイス(SET)を開発し、電極に金属錯体分子ワイヤで配線することにより、インバータ回路を基本素子とした論理回路を開発することを本 CREST では目的としている。その目的に対し、真島チームは、「分子定規無電解メッキ法」と称したヨウ素無電解メッキ法を用いて5nm以下のナノギャップ電極を90%以上の歩留まりで製造する技術を確立した。更にそのナノギャップ間に、寺西チームが開発した四座のポルフィリン6個を保護基として有し、粒径のばらつきを10%以下に抑えて合成した金クラスター等を集積した。その結果、素子特性が安定し、再現性のあるクーロンダイアモンドを観察できる単電子トランジスタを収率16%で実現した。一方、田中チームは、プログラム配列化が可能な方法を用いて、四座ロタキサンによるポルフィリン・フタロシアニン金属二量体からなる金属錯体分子ワイヤの合成に取り組んでおり、SET の配線として実現することに努力している。

4. 中間報告結果

4-1. 研究の進捗状況及び研究成果の現状

当初の目標である5nm以下のナノギャプを90%の高い歩留まりで作製する分子定規無電解メッキ技術を開発し、実用化につながる技術を達成し、これにより単電子デバイスの集積化回路を実現出来る見通しが立つようになったことは評価され、同時に、金属クラスターをナノギャップ間に取り込み、200K下ではあるが明確なクーロンダイアモンドを示すSETデバイス動作を確立した。また、ゲート容量の増大に向けて重ね露光により架橋構造を持つトップゲート電極も作製し低電圧でクーロンダイアモンドを観察したことは、より実用的なSET開発にとって価値ある結果である。更に、本SET技術を基に、2つのサイドゲートを有するSETを開発し、2つのゲート入力電圧に対するクーロン振動を独立して観察し、2入力ゲート電圧の線形和を用いて、極めて安定な排他的論理和(XOR)回路動作を実現した。XOR回路は通常16個のトランジスタが必要であり、これを1つのデュアルゲートSETにて実現したことは、次世代デバイス候補としてインパクトある結果であり、特筆に値する。更に、STMチップ/単一ポリフィリン誘導体/Au構造により書込み、消去、読出し可能なメモリ動作やSTMチップ/サブポルフィン/真空/サブポルフィン/Au構造によるサブポルフィン分子の準位間トンネルに起因した負性微分抵抗を見出したことは、今後の分子エレクトロニクスの展開にとっても重要な結果を提供した。

4-2. 今後の研究に向けて

これ迄の過程での3グループのチームワークは充分にとれており、リーダーの貢献は大きい。まず当初の一番の目標であるナノギャップを無電解メッキで90%の収率で作製可能にしたこと、実用化につながる技術を開発したことは高く評価できる。しかし、まだ実用化には超えるべき問題が以下のように山積しているのも事実である。まず、SET動作が16%の高収率で達成出来たことはSi系SETで報告されている極めて低い収率に比べて格段に優れているが、小規模の論理回路を作製してもその収率も低下すると思われ、欲をあえて云わせて頂ければ、

本収率の更なる向上に一層の努力を願いたい。また、単電子島の容量を低減するため、粒径の縮小化も不可欠である。本研究では SET 作製においては大きな進展があったが、SET を外部回路と配線するための金属錯体分子ワイヤにおいては、その低抵抗化と SET の S、G、D の Au 電極へのオーミック接合は容易でなく、その計測も含め大きなブレークスルーが必要である。

採択以来短期間にも関わらず、ユニークな湿式プロセスとSETによる論理動作などに大きな進展をしめし、全般として研究は確実に進捗していると評価される。上記以外の問題を解決しながら現在の方向で研究を加速してもらいたいが、一つ加える要望がある。それは、SET応用として何を想定しているのか。今回提案されたバイオセンサーへの応用を並行して目指すことは、別の大きな問題を持ち込むことになり、現研究体制などの研究資源では対応できない可能性が高い。その際には研究実施体制を組み直すことも必要である。やはり、次世代LSIの候補としての可能性を追求すべきではないか。後半では、その見通しについて考えて欲しい。それ故、SETが市民権を得るため、研究の方向を「SETの実用化」に向ける必要がある。

4-3. 総合評価

分子定規無電界プロセスの手法を用い、高精度でギャップ長を制御でき、それを基盤にSETを用いた論理回路を実証したことはすばらしい成果である。今後はSETの応用分野を明確にして、実用化に向けた研究を展開することを期待している。ただその出口をバイオセンサーに求めるのは不適当と思われる。視野を広げて出口を見つけて欲しい。例えば、量子情報の分野や、ナノギャップを90%の収率で作製したことだけでも評価されるという意見も有り、これを使ったプラットフォームにしたデバイスの創製にも繋がることも対象として考えられる。その上で、今後の展開の中で研究成果の国際的な発信を積極的に行うことを期待する。本研究は分子エレクトロニクスの分野であり、我が国のアクティビティは米国と比べ相当低く、常温動作が可能なSETを分子ワイヤで接続した論理素子やメモリ素子が実現すれば直面するLSIの消費電力の問題の多くの部分が解決し、その意味でインパクトは甚大である。