<u>プログラム名:無充電で長時間使用できる究極のエコ IT 機器の実現</u> <u>PM 名:佐橋 政司</u> プロジェクト名:電圧トルク MRAM プロジェクト

委託研究開発

実施状況報告書(成果)

平成 28 年度

研究開発課題名:

電圧素子微細加工技術(側壁加工・3端子素子を含む)

研究開発機関名:

富士通株式会社

研究開発責任者

杉井 寿博

## I 当該年度における計画と成果

## 1. 当該年度の担当研究開発課題の目標と計画

**28**年度の目標

1) 電圧トルク・スピントルク併用2端子素子によるユニポーラ動作の確認と、従来素子と比べて約 1/10の消費電力動作に向けた道筋の明確化。

2) セルフシュリンク技術の更なる高精度化と高信頼化の検討を通して、20nm 以下の微細素子作製の道筋の明確化。

3) 電圧トルク・スピントルク併用型2端子素子が具備すべき要件や仕様の検討。

28年度の計画

1) ユニポーラ電圧駆動型電圧トルク・スピントルク併用型2端子素子の実現に向けて、マイクロマ グネティックシミュレータを用いて、2端子素子構造の設計とその動作条件を検討する。そして、従来 素子と比べて約1/10の消費電力での動作へ向けた指針を示す。

2) 27 年度から進めているセルフシュリンク技術の高精度化を行い、20nm 以下の微細素子作製の道筋を示す。また、セルフシュリンク工程の前の MTJ 素子の加工方法の検討も行う。

3)高性能化・高集積化・低消費電力化の観点から、高性能プロセッサ向けキャッシュメモリの現状 課題の明確化、電圧トルク(スピントルク併用)型2端子素子が具備すべき要件や仕様の明確化、高 性能プロセッサへ適用する場合のインパクト・効果などを机上検討する。

## 2. 当該年度の担当研究開発課題の進捗状況と成果

2-1 進捗状況

2-1-1) 電圧トルク・スピントルク併用2端子素子によるユニポーラ動作の確認と、従来素子と比べて約1/10の消費電力動作に向けた道筋の明確化

2-1-1-1)マイクロマグネティックシミュレーションによる電圧トルク・スピントルク併用型2端子素 子の設計

「ユニポーラ電圧駆動型電圧トルク・スピントルク併用型2端子素子の実現」に向けて、マイクロマグ ネティックシミュレータを活用して2端子素子構造を設計し、その動作条件の検討を行った。そして、 更なる低消費電力化や高速化に向けた指針策定に向けた検討を行った。

平成27年度までに、図1に示す構造の直径20 nmのMTJにおいて、電圧効果による異方性磁界の減少 を仮定することで、低抵抗P状態から高抵抗AP状態へのスイッチングが可能であることを、シミュレー ションで示した。MTJの面積抵抗(RA)を50 $\Omega$ ・ $\mu$ m<sup>2</sup>と仮定すると、1Vの電圧を印加すると、1×10<sup>6</sup> A/cm<sup>2</sup> の密度の電流がMTJを流れていることになる。図2は、振幅1V、60 ns幅の電圧パルスを印加したとき の、規格化されたMTJの抵抗値、TMRの時間変化を示す。フリー層と参照層の磁化がとも下向きの場合 にP状態、フリー層が上向き・参照層が下向きと場合AP状態を表す。電圧印加により、異方性磁界、H<sub>k</sub> が 1.89 T から 1.68 T に減少すると仮定し、その電圧アシストにより P→AP へのスイッチングに成功した。電圧効果がなければ、 $3 \times 10^6$  A/cm<sup>2</sup>の電流でも 60 ns の間にスイッチングは起こらない。



図1 MTJの構造 図2 電圧アシスト P→AP スイッチング 図3 H<sub>k</sub>の電圧(電界)依存性

このとき、1Vの電圧印加により、H<sub>k</sub>が1.89 Tから1.68 T に変化したことに着目し、図3に示すよう に、電圧とH<sub>k</sub>の間に線形の関係(H<sub>k</sub>=1.89-0.21V)を仮定する。ユニポーラ電圧スイッチングの場合、P →APスイッチングの場合と同じ極性でより大きな振幅で、AP→P 書き込みを行う。そこで、H<sub>k</sub>を徐々に 小さく(印加電圧を徐々に大きく)変化させて、AP→P スイッチングの可能性を調べた。その結果、図4 に示すように、H<sub>k</sub> ≤1.47 T の場合に、電圧印加とほぼ同時に規格化された TMR が急減することがわかっ た。H<sub>k</sub> = 1.47 T のとき、MTJ には 2V の電圧が印加されており、~4×10<sup>6</sup> A/cm<sup>2</sup> 近い電流が流れている。 ここで、注意しなければいけないのは、この電流によるスピントルクの効果で、フリー層の磁化は上向 き状態に戻ろうとすることである。図4のH<sub>k</sub> = 1.47 T の場合も、電圧印加後、急減した規格化 TMR は 徐々に大きくなり、約8 ns 後にほぼ上向き状態となる。そこで、P 状態にスイッチンさせるには、電圧 印加によりフリー層の磁化が下向きに変化し、次に上向き状態に戻る前に、電圧をオフにすればよい。 図5 に電圧パルス幅を3 ns と6 ns の場合の規格化された TMR の過渡特性を示す。パルス幅が3 ns の場 合は、電圧をオフにするとP 状態になり、AP→P スイッチングが成功したことがわかる。パルス幅は5 ns でもP 化が可能であるが、6 ns になると AP 状態に戻ってしまうことがわかった。



図4 TMRの時間変化のH<sub>k</sub>依存性



図5 電圧アシスト AP→P スイッチング:印加電圧パルス幅 が(a)3 ns、および、(b)6 ns の場合

2-1-1-2) 電圧アシストスイッチングに必要な書き込み電力

比較のため、電圧効果が働かない場合の、スピントルクのみの磁化反転でどれくらいの電流と時間が必要かを調べた。図 6(a)にスピントルク P→AP スイッチング、(b)に AP→P スイッチングの場合の規格化した TMR の過渡特性を示す。P→AP の磁化反転は、J が 2E6 A/cm<sup>2</sup>のとき 60 ns 内で起こらないが、J を 3E6 A/cm<sup>2</sup>にすると、50 ns を過ぎから磁化反転が起こり始めることがわかった。一方、AP→P スイッチングの場合は、J が 1E6 A/cm<sup>2</sup>のときでも、約 40 ns で磁化反転が起こることがわかった。

書込みに要する電力は、下記の積で見積もることができる。

書込み電力 = 書込み電圧×書込み電流×書込み時間 (1) MTJの面積抵抗 RA を 50 $\Omega$ ・ $\mu$  m<sup>2</sup>と仮定すると、スピントルク(STT)による書込み電力、電圧アシスト スイッチングの書込み電力は、表1のようになる。電圧アシスト書込みの書込み電力は、P→APの場合 は約 1/5、AP→P の場合は 1/10 と、小さい電力で書込みが可能であることがわかった。



図6スピントルク磁化反転の電流密度依存性。(a) P→AP スイッチング、(b) AP→P スイッチング

	P→AP	AP→P	書込み電力 P→AP (fJ)	書込み電力 AP→P (fJ)	総書込み電力 (fJ)
STT磁化反転	4 MA/cm <sup>2</sup> , 2 V, 33 ns	2 MA/cm <sup>2</sup> , 2 V, 20 ns	880	251	1131
電圧アシスト V1 V2(1)	$1 \text{ MA/cm}^2$ , 1  V 60  ps	$4 \text{ MA/cm}^2$ , 2  V - 1  ns	188	25.1	213.1

表1 書込み電力の見積もり

2-1-2) セルフシュリンク技術の更なる高精度化と高信頼化の検討を通して、20nm 以下の微細素子作製の道筋の明確化

2-1-2-1) 微細レジストパターンとハードマスクの開発

MTJの微細化と高精度化には、微細なレジストパターンの形成と、その後のハードマスクを用いた選択 加工が必須である。MTJのドット形状を一回の露光で形成する従来プロセスでは、MTJの寸法ばらつきが 大きかったため、今期は寸法ばらつきの抑制に向けて、ラインパターンを用いたクロス露光プロセスを 検討した。図7に、クロス露光プロセスフローを示す。つくばの産総研の300mm ラインで試作ロットを 投入し、Taハードマスクの加工まで完了させ、形状評価を行った結果を図8に示す。当初、加工中にマ スク材が波打ち下地に反映されてしまうウェービング現象が問題となったが、マスク材の膜厚を調整し て対処することで、初めてクロス露光プロセスでドットパターンを形成できた。





図7 クロス露光プロセスフロー



図8 クロス露光でハードマスクの加工まで完了させた結果

図 9 Si02/C(カーボン)の積層型 ハードマスクを用いての MTJ 加工

20nm 未満の MRAM 素子を得るための新しいハードマスクの開発として、SiO<sub>2</sub>/C(カーボン)の積層型ハー ドマスクを検討した。露光後まず SiO<sub>2</sub> をミリングで加工する。RIE を用いていないためレジストのポリ マー化は生じない。次に酸素 RIE によりカーボン膜を加工する。カーボン膜は酸素プラズマにより容易 に加工できるため、ミリング加工よりも形状が良いものが得られる。そして、SiO<sub>2</sub>/C(カーボン)の積層 型ハードマスクを用いて MTJ 素子を加工する。図 9 に MTJ 加工後の SEM 像を示す。20nm の MTJ 素子が形 成できていることがわかる。

2-1-2-2) セルフシュリンク技術の更なる高精度化開発

平成 27 年度から検討を続けている、我々の独自技術であるセルフシュリンク技術(MTJ 加工後に酸化 を行って MTJ 側壁部を電気的・磁気的に不活性にして,加工した MTJ の物理的な寸法より電気的・磁気 的に微細化する手法)の高度化の研究開発を行った。図 10 に、よりシュリンクが強く効く条件へ(A→ D)変えてプロセスを振って、MTJの抵抗値、スイッチング電流、MTJ直径寸法を評価した結果を示す。 MTJ直径寸法は、プロセスA(シュリンクプロセス無し)の TEM 評価の結果(45nm Φ)をベースに、ス イッチング電流の変化から、プロセスB~Dの電気的に有効な MTJ直径を見積もった。最もシュリンクを 強く効かせたプロセスDにおいて、MTJ直径は24nmとなった。本シュリンクプロセスは更にプロセス時 間や、基板加熱温度を変更することで、20nm Φ以下の MTJが実現可能であり、今年度の目標の一つであ る 20nm 以下の微細素子作製の道筋をつけることができたと考えている。



図 10 シュリンク条件と MTJ の抵抗値、スイッチング電流、MTJ 直径寸法

2-1-3) 電圧トルク・スピントルク併用型2端子素子が具備すべき要件や仕様の検討 研究課題3の「高性能プロセッサへの開発素子適用を想定したシステム性能の検討」で、28年度は高 性能化・高集積化・低消費電力化の観点から、電圧トルク・スピントルク併用型2端子素子が具備すべ き要件や仕様の机上検討を行った。

高性能プロセッサにおいては、論理演算部とデータを直接やり取りするキャッシュメモリとして SRAM が同一チップ上に混載されている。このメモリ部がチップ面積の半分以上を占めており、今後その比率

は更に増大すると予測されている。その理由 は、情報処理能力を上げるためには、キャッ シュメモリの容量増大が非常に有効なためで ある。そこで、チップ面積を増大することな く混載メモリ容量を増大できれば、プロセッ サの高性能化を加速できる。サーバー用プロ セッサにおいて、キャッシュメモリを大容量 化したときの情報処理性能 (SPECint)の向上 を見積もった結果が図 11 である。従来技術 の延長で、マイクロアーキの改良だけを行っ た場合、性能改善は 1%程度でしかないのがわ かる。現状の SRAM ベースのキャッシュは 1 ビット当たりのセル面積は約 200F<sup>2</sup> (F はテク



図 11 キャッシュメモリを大容量化したときの 情報処理性能(SPECint)の見積もり

ノロジー世代)もあるが、セル面積が小さい電圧トルク・スピントルク併用型2端子素子のキャッシュ で50F<sup>2</sup>のセル面積が実現できれば、メモリ部の面積が同じで4倍の容量を混載でき、10%以上の処理能 力向上が可能となる。今後、DRAM や NAND フラッシュで使用されている縦型のトランジスタと電圧トル ク・スピントルク併用型2端子素子を組み合わせれば、10F<sup>2</sup>以下が可能となり、更に10%以上の高性能 化が可能となることがわかった。

また、高性能化の観点だけでなく、混載される SRAM の容量が大きい場合、そこで消費される動作時と 待機時の電力がチップの消費電力の半分を占めており、それを電圧トルク・スピントルク併用型2端子 素子を用いて抑制することができれば、プロセッサの低消費電力化を実現できる。電圧トルク・スピン トルク併用型2端子素子は不揮発性であるため、待機時の消費電力はゼロにできる。一方、書き換え時 はスピントルク書き換えを併用しているため、電流を流す必要があり、そこでの低消費電力化が必要で ある。書き換えに必要なエネルギーとキャッシュミスレートの関係をシミュレーションで見積もった結 果を図 12 に示す。スピントルク書き換えに必要な電流は、100 µ A と 20 µ A の場合を想定した。比較の ため、65nm 世代の SRAM の書き換えエネルギーも示す。キャッシュへのアクセス頻度が多くなると、横 軸のキャッシュミスレートは大きくなるため、横軸はアクセス頻度と等価の指標である。図には SRAM と書き換えエネルギーが等しくなるキャッシュミスレート値を示した。書き換え電流が大きい場合、ア クセス頻度が低い所で SRAM とエネルギーが等しくなる。このため、その点以上の頻度でアクセスを行う

場合、SRAM よりもエネルギーが大きくなって しまう。電圧トルク・スピントルク併用型 2 端子素子で例えば書き換え電流を 20µA にで きれば、アクセス頻度が 3 倍まで増えても、 SRAM より書き換えエネルギーは有利である。 L1 キャッシュのミスレートは一般に 0.1(10%)、 L2 キャッシュはその 1/10以下と言われている。 このため、L2 キャッシュに使用すれば、全て のアクセス頻度で SRAM よりも有利となること がわかる。図 10 より比較的強いシュリンクプ ロセスを導入することで、20µA の書き換え電 流を実現できる。



図 12 書き換えに必要なエネルギーとキャッシュ ミスレートの関係

## 2-2 成果

1) 電圧トルク・スピントルク併用型2端子素子構造を設計し、マイクロマグネティックシミュレー タ上で動作の確認を行った。

2) 電圧トルク・スピントルク併用型の書込み電力は、スピン注入型と比較して、P→APの場合は約 1/5、AP→Pの場合は1/10と、小さい電力で書込みが可能であることがわかった。 3) クロス露光プロセスで、MTJ のようなドット形状のハードマスクが作製できる事を実証した。

4) SiO<sub>2</sub>/カーボンの積層ハードマスクを用いることにより、20nm Φの MTJ 素子を形成することが でき、20nm 未満の MTJ 素子作製の目途が立った。

5) 高性能化・高集積化・低消費電力化の観点から、高性能プロセッサ向けキャッシュメモリ適用に 向けた、電圧トルク・スピントルク併用型2端子素子が具備すべき要件を検討した。

2-3 新たな課題など

特に無し

3. アウトリーチ活動報告

特に無し