SCIS 2013 The 30th Symposium on Cryptography and Information Security Kyoto, Japan, Jan. 22 - 25, 2013 The Institute of Electronics, Information and Communication Engineers

セキュアな鍵格納とチャレンジレスポンス認証のための統合コプロセッサアーキ テクチャ

Unified Coprocessor Architecture for Secure Key Storage and Challenge-Response Authentication

清水 孝一*	鈴木 大輔*	鶴丸 豊広*	菅原健*
Koichi Shimizu	Daisuke Suzuki	Toyohiro Tsurumaru	Takeshi Sugawara
	汐崎 充†	藤野 毅‡	
	Mitsuru SHIOZAKI	Takeshi FUJINO	

あらまし グリッチ PUF およびブロック暗号の回路を用いて、セキュアな鍵格納とチャレンジ・レス ポンス認証に必要な機能を効率良く統合したコプロセッサのアーキテクチャを提案する。グリッチ PUF はグリッチを発生させる目的でランダムロジックを使用していることから、提案するアーキテクチャは ブロック暗号回路を中心とし、そのラウンド関数をグリッチ PUF におけるランダムロジックとして共有 できるように設計する。具体例としてグリッチ PUF と AES を用いた回路構成を示し、FPGA による評 価結果を示す。また、上記と同一の回路を用いた物理乱数生成器を提案し、評価結果として、乱数検定の 目的で標準的に使用されている NIST SP800-22 および Diehard に合格することを示す。

+-
ワード Physical Unclonable Function , FPGA, Spartan-3A, Spartan-6, Implementation , Evaluation

1 はじめに

Physical Unclonable Function (PUF) [1,2] は、ASIC や FPGA などの汎用 LSI 上で耐タンパ性を実現する方 式として注目される技術である。PUF は、入力された チャレンジに対してレスポンスを出力する関数であり、 PUF が実装されている人工物の物理特性に依存してレ スポンスが決定する。物理特性は製造ばらつきによって 生じるため、全く同じ物理特性を持つ人工物を複製する ことは困難である。ノイズを含むデータから安定的な情 報を抽出する Fuzzy Extractor (FE)と組み合わせるこ とにより、PUF は複製困難なデバイス固有鍵を生成する 目的で利用可能となる。LSI で PUF を実現する方式は、 (1) メモリセルの特性を利用する SRAM PUF などの方 式と、(2) 回路遅延のばらつきを利用する Arbiter PUF などの方式に分けられる。LSI 上で PUF を実現する方 式や PUF を用いた鍵生成に関しては、これまでに多く の研究がなされている [2, 5, 6, 7, 8, 9, 10, 11, 12, 13]。

ただし、PUF と Fuzzy Extractor のみでセキュリティ システムに必要な全ての機能をカバーできるわけではな い。例えば、一般的なチャレンジ・レスポンス認証によ るデバイス認証では、鍵付き一方向性ハッシュ関数のよ うな、ブロック暗号処理が必要であり、またチャレンジ の生成に乱数生成が必要である。この差異を埋めるため、 本論文ではグリッチ PUF をベースとして、セキュアな 鍵格納とチャレンジ・レスポンス認証に必要な機能を効 率的に統合したコプロセッサアーキテクチャを提案する。 グリッチ PUF は回路遅延を利用した PUF であり、PUF 出力を生成するタイミングに制約が無い点と、一般的な 回路設計の手法で実装可能な点が特長である。グリッチ PUF がランダムロジックを利用していることから、提案 するアーキテクチャはブロック暗号回路を中心に据え、 そのラウンド関数をグリッチ PUF でも利用可能な設計 とする。また、グリッチ PUF と Fuzzy Extractor を組み 合わせた鍵生成機能に加え、本論文ではグリッチ PUF を

^{*} 三菱電機株式会社 情報技術総合研究所 〒 247-8501 神奈川県鎌 倉市大船 5-1-1. Mitsubishi Electric Corporation, Information Technology R & D Center, 5-1-1 Ofuna Kamakura, Kanagawa, 247-8501, Japan.

[†] 立命館大学総合理工学研究機構 〒 525-8577 滋賀県草津市野路東 1-1-1. Research Organization of Science & Engineering, Ritsumeikan University, 1-1-1 Nojihigashi, Kusatsu, Shiga, 525-8577, Japan.

[‡] 立命館大学大学院理工学研究科 〒 525-8577, 滋賀県草津市野路東 1-1-1, Graduate School of Science and Technology, Ritsumeikan University, 1-1-1 Nojihigashi, Kusatsu, Shiga, 525-8577, Japan.



図 1: GPUF の基本構成

用いた物理乱数生成器を同一の回路を用いて実現する。 これは、グリッチ PUFのエラーレートがランダムロジッ クの複雑さに応じて上昇する性質を利用している。

1.1 本論文の貢献

本論文は、セキュアな鍵格納とチャレンジ・レスポン ス認証のためのコプロセッサを小規模回路で実現するた めのアーキテクチャを提案する。基本アイデアは暗号化・ 鍵生成・乱数生成の回路を共有化することである。この目 的に適したグリッチ PUF を用いた乱数生成器を提案す る。コプロセッサの構成例として AES とグリッチ PUF を用いた回路構成を示し、製造プロセスが異なる 2 種 類の FPGA に対する評価結果を報告する。乱数生成器 は、標準的な乱数検定プログラムである NIST SP800-22 および Diehard の両検定に合格する。また PUF の特性 として、製造プロセスが微細化すると信頼性が下がりユ ニーク性が上がる傾向が分かった。

2 GPUF を用いた乱数生成器

乱数生成は暗号システムを運用する上で必要な機能の 1 つであり、初期化ベクトルやセッション鍵、チャレン ジ・レスポンス認証に用いる乱数列等を生成するため使 用される。実装性やコストなどの観点から、アナログ回 路を必要とせずデジタル回路のみで実現可能な乱数生成 器がこれまでに研究されてきた [15, 16, 17]。さらに、文 献 [18, 19] では、回路の共有構造により PUF と乱数生 成の 2 つの機能を効率的に実装する方式が提案されて いる。

本論文は、PUFと乱数生成に加え、さらに暗号回路も 共有構造で効率的に実現することを目的とする。まず、 グリッチ PUF を利用した乱数生成器を提案する。本節 ではグリッチ PUF を利用した乱数生成器の原理を説明 し、次節で具体的な回路構成を与える。

2.1 GPUF の特徴

グリッチ PUF (GPUF) [12, 13] は、論理回路を構成 するゲート間の遅延差によって生じるグリッチを利用す る PUF である。図 1 に示す GPUF の基本構成におい て、データレジスタの制御によりグリッチ発生回路への 入力を変化させると、その出力にグリッチが生じる。発 生したグリッチはその形状に応じて、たとえば立ち上が



図 2: 選択可能なグリッチ発生回路



図 3: 内部状態 r_k の遷移

りエッジの個数が偶数または奇数であるかによって、0 または1のビットに変換される。

グリッチ発生回路が複雑になるほどグリッチがより多 く発生する。その結果、グリッチ PUF のレスポンスから 得られる情報量が増加するが、その反面エラーレートも 向上する。従って、Fuzzy Extractor を用いた鍵生成等、 PUF の通常の用途においては情報量とエラーレートのバ ランスが良いグリッチ発生回路を設計する必要がある。 文献 [12, 13] は、情報量とエラーレートをシミュレーショ ンで事前評価する仕組みを提案し、グリッチ発生回路と して AES の SubBytes を使用したグリッチ PUF に対し て事前評価結果と実機評価が一致することを示した。こ れにより、グリッチ発生回路の事前評価を可能とした。

2.2 乱数生成を考慮したグリッチ発生回路

一方、もしエラーレートが 50%近くになれば、GPUF のレスポンスを乱数として利用できる可能性がある。こ の目的に対しては、より複雑なグリッチ発生回路を使用 するのが良く、通常の PUF とは異なるグリッチ発生回 路が要求される。

従って、我々は PUF と乱数生成を同一の回路で実現 するため、グリッチ発生回路を選択可能な構成にする。 その基本原理を図 2 に示す。

図2では4つの回路を直列に繋ぎ、その中間出力を選 択可能にすることで、4種類のグリッチ発生回路を実現 している。構成要素である回路1~4は、互いに異なる 回路であっても、全て同じであっても良いが、回路を多 く通るほどグリッチ発生回路として複雑になり、グリッ チがより多く発生する。

2.3 エラーレートの積算

以上の構成でエラーレートが高くなるようなグリッチ 発生回路の選択が可能となるが、エラーレートが 50%近



くになることをあらかじめ保証するのは困難である。そこで、同一のチャレンジに対するレスポンス生成の繰り返しによりエラーレートを積算する仕組みを設ける。次式で内部状態 *r_k*を定義し、cnt_{re}回のレスポンス生成繰り返し後の値 *r*_{cnt_e+1}を最終的な出力とする。

$$r_1 := 0$$
$$r_{k+1} := r_k \oplus b_k$$

ここで $r_1 = 0$ は内部状態の初期値であり、また b_k は k回目のレスポンス生成で得られたレスポンスビットを 表す。

正しいレスポンスビットを0とし、エラーレートをpとすると、各kに対し確率1-pで $b_k = 0$ 、確率pで $b_k = 1$ となる。従って、上式から確率1-pで $r_{k+1} = r_k$ 、確率pで $r_{k+1} = r_k \oplus 1$ となる。つまり r_k は、確率1-pで値を保ち、確率pで値を反転させる。 r_k の値の遷移を図3に示す。

*r_k*の値は合計 cnt_{re}回遷移するが、その最終的な値は エラーが起こった回数が偶数であれば 0、すなわち正し いレスポンスビットの値になる。逆に奇数であれば誤っ た値である 1 となる。従って、cnt_{re}回の繰り返しによる エラー積算後のエラーレートは、エラーが奇数回起こる 確率として計算できる。

$$\sum_{k=0}^{\lfloor \mathsf{cnt}_{\mathsf{re}}/2 \rfloor} \binom{\mathsf{cnt}_{\mathsf{re}}}{2k+1} p^{2k+1} (1-p)^{\mathsf{cnt}_{\mathsf{re}}-(2k+1)}$$

正しいレスポンスビットが1の場合も同様である。上式 によるエラー積算効果を表すグラフを図4に示す。

例えばエラーレートが 10%程度であれば、繰り返し回数 31 でエラーレートを 50%近くに高められることが分かる。

2.4 GPUF の繰り返し処理

エラーレートの精算に関連して、GPUF がエラーレート低減のために行う繰り返し処理について説明する。同 じチャレンジに対するレスポンスビット生成を cnt_{re} 回



図 5: 統合コプロセッサのアーキテクチャ

繰り返し、そのうち1が生成される回数をnとする。も しエラーが全く起きないと仮定すると、n = 0ならば レスポンスビットは0であり、 $n = cnt_{re}$ ならばレスポ ンスビットは1であると決定できる。しかし実際にはエ ラーが起きるため、安定性の閾値 th_{err} によって許容す るエラーの回数を決め、 $n = 0, \cdots, th_{err}$ ならばレスポ ンスビットを0とし、 $n = (cnt_{re} - th_{err}), \cdots, cnt_{re}$ なら ばレスポンスビットを1とする。例えば、繰り返し回数 $cnt_{re} = 7$ 、閾値 $th_{err} = 2$ のとき、

- n = 0, 1, 2: レスポンスビットは0
- n = 3,4: 値を決定できない不安定な状態

としてレスポンスビットの値、および、安定性が決定される。

第2.3 節で述べたエラーレート低減のための繰り返し 処理と、本節で述べたエラーレート積算のための繰り返 し処理は、同一の回路によって実現可能である。第3.4 節で説明する。

3 統合コプロセッサ

我々が文献 [14] で提案した GPUF を用いた鍵生成回 路に、前節で説明した乱数生成機能を付加し、さらに暗 号回路を統合する。これにより、セキュアな鍵格納とチャ レンジ・レスポンス認証を実現する統合コプロセッサを 実現する。

3.1 アーキテクチャ

統合コプロセッサのアーキテクチャを図 5 に示す。鍵 生成回路は、我々が文献 [14] で提案したものをベースと し、図 5 の下部、Reed-Muller Encoder / Decoder およ び Toeplitz hash については、文献 [14] と同一の構成で ある。



図 6: AES 回路と GPUF 回路

3.2 AES 回路と GPUF 回路の設計

図 5 の上部、AES 回路と GPUF 回路の設計につい て説明する。文献 [12, 13] で提案されたグリッチ PUF は、AES の SubBytes をグリッチ発生回路として用い、 Spartan-3A 上での評価の結果、PUF として良好な性質 を示している。そこで、AES の SubBytes をグリッチ発 生回路のベースとする。一方、前節で説明した乱数生成 の目的のため、さらに複雑なグリッチ発生回路も選択可 能とする。逆に、エラーレートをより低く抑える場合も 考慮し、SubBytes より単純なグリッチ発生回路も選択 可能とする。AES の実装に関しては多数の既存研究が 知られているが、本論文では文献 [20] の実装を用いる。

以上に基づき、AES の SubBytes を中心とする共有構 造を持つ AES 回路と GPUF 回路を構成する。構成した 回路を図 6 に示す。図の左側がベースとなる AES 回路で あり、右側が GPUF 用の追加回路である。AES のデー タパスにセレクタを導入し、行う処理によってデータパ スを切り替えられるようにしている。また、SubBytes より単純なグリッチ発生回路も選択可能にするため、合 成体実装の SubBytes における各段階からの出力を選択 可能にしている。

3.3 PUF 処理

図 6 の回路の動作を説明する。PUF の処理を行う場 合、AES のデータレジスタを GPUF へのチャレンジ入 力として使用する。GPUF では、グリッチ発生回路への 入力の変化パターンがチャレンジとなる。これに対し、 AES に対する平文および鍵が、チャレンジの初期値とし て機能する。そしてデータレジスタ後の 5-1 セレクタを 切り替えることによって、初期値からの信号遷移が発生 し、その後段の回路でグリッチが発生する。



図 7: Counter & Comparator の構成例

追加回路中の Glitch count register は、発生したグ リッチ信号をクロック入力とするトグルフリップフロッ プ(TFF)である。TFF はクロックに立ち上がりエッ ジが入力されるたびに値が反転する FF なので、グリッ チ信号をそのクロックに入力することにより、グリッチ 信号に含まれる立ち上がりエッジの個数が偶数であるか 奇数であるかに従って、0 または1のビットを生成でき る [13]。Glitch count register はチャレンジ入力前にリ セットされ、チャレンジ入力によって発生したグリッチ を取り込んでビットを生成する。

次に、Counter & Comparator によって、エラーレート 低減のための繰り返し処理が行われる。例として、 $cnt_{re} = 127$ および $th_{err} = 0$ の場合の回路構成を図 7 に示す。必 要なレジスタのサイズは、繰り返し回数 cnt_{re} の値によっ て決まる。

3.4 乱数生成処理

乱数生成を行う場合、GPUF へのチャレンジは固定 する。本論文では固定チャレンジとして、オール0から オール1への変化を使用する。グリッチの発生パターン はチャレンジに依存するが、オール0からオール1への 変化のように、十分大きな変化であればチャレンジは任 意である。

第2.2節で述べた通り、乱数生成を行うためには GPUF のエラーレートを高める必要があるので、より複雑なグ リッチ発生回路を選択する。図6の回路において、隣り 合う SubBytes 間のチェーンロジックを有効化しフィー ドバックパスを作ることで、論理段数を高めた複雑なグ リッチ発生回路を実現できる。また、SubBytesの後段 に位置する MixColumns のデータパスを選択すること でもグリッチ発生回路の複雑化が可能である。

ただし、第 2.3 節で述べた通り、グリッチ発生回路の 複雑化のみでエラーレートを 50%近くに高められるか は保証できないため、繰り返し処理によるエラーの積算 を行う。通常の PUF 処理でエラーレート低減の目的で 使用する Counter & Comparator を、エラー積算の目



図 8: チャレンジ・レスポンス認証のフロー

的でも用いることができる。図7の回路構成において、 Registersの最下位ビットに注目すると、 $b_{i,j} = 1$ が入力 されると値が反転し、 $b_{i,j} = 0$ が入力される値を保持す ることが分かる。これは、図3で説明したエラーの積算 に対応する挙動であるので、Registersの最下位ビット を乱数ビットとして出力することができる。

4 セキュアな鍵格納とチャレンジ・レスポン ス認証

提案した統合コプロセッサを用いたセキュアな鍵格納 とチャレンジ・レスポンス認証のシステム構成を述べる。 PSK は認証を行うエンティティ間で事前共有される鍵 であり、次のようにしてセキュアに格納される。まず、 統合コプロセッサの鍵生成機能で生成した鍵 Kを用い て暗号化し、暗号化結果の $E_K(PSK)$ をフラッシュメモ リに格納する。鍵生成機能はPUFベースであるため、 $E_K(PSK)$ を復号できるのは、Kを生成したのと同一の PUF 回路を持つエンティティのみである。さらに、Kと PSKは使用時にのみ存在するので、攻撃者がこれらに アクセスできる機会は非常に限られている。これによっ て、セキュアな鍵格納が実現されている。

次に、チャレンジ・レスポンス認証のフローを図8に 示す。図8はISO/IEC 9798-2をベースとした単純な認 証プロトコルであり、エンティティBがエンティティA を認証するフローを表している。まずBは、統合コプロ セッサの乱数生成機能を利用して乱数 r_B を生成しAに 送信する。次に、Aは (r_B, B^*) を事前共有鍵PSKで暗 号化しBに返信する。ここで B^* は、反射攻撃を防止す るためのオプションデータである。AがPSKを使用す るためには、まず $E_{K_A}(PSK)$ をフラッシュメモリから 読み出し K_A で復号する。 K_A は統合コプロセッサの鍵 生成機能によって生成される鍵である。PSKの使用後、 PSK および K_A はレジスタから消去される。最後に、B は受け取ったデータをPSKで復号し、復号結果が初め の r_B と一致することを検証する。BがPSKを使用する 手順はAと同様である。

表 1: パラメータ

パラメータ	概要			
$cnt_{re} = 1, 3, \cdots, 255$	繰り返し処理の回数			
$th_{err} = 0, 1, \cdots, \lfloor cnt_{re}/2 \rfloor$	安定性の閾値			
$sel = 0, 1, \cdots, 63$	グリッチ発生回路の選択			
生成ビット数 = 16384	-			

表 2: 評価対象回路(抜粋)

回路番号 (sel)	概要		
0	MixColumns		
4	s1 + MixColumns		
8	s1 + s2 + MixColumns		
12	s1 + s2 + s3 + MixColumns		
16	SubBytes		

5 性能評価

本論文で構成した GPUF 回路の性能を評価し、最適 なパラメータを検討する。本論文の GPUF におけるパ ラメータを表 1 にまとめる。

ターゲットデバイスとして Xilinx 社の FPGA である Spartan-3A および Spartan-6 を使用し、それぞれ 6 石 を用いて評価を行った。動作環境の変化も含めた性能を 測定するため、恒温槽により温度を、FPGA ボード上の ポテンショメータにより電圧を制御可能とした。

5.1 PUF の性能評価

合計で 17 種類のグリッチ発生回路に対して GPUF の 評価を行う。一部を表 2 に示す。

s1, s2, s3 は合成体実装の SubBytes を構成する δ , GF⁻¹, δ^{-1} の各ブロックを順番に表し、s1 + s2 + s3 とは SubBytes そのもののことである。

評価指標として、PUFの性能評価で一般的に用いられ る信頼性およびユニーク性を用いる。加えて、GPUFで はマスク処理によって不安定ビットが除去されるため、 実際に使用可能なビットの割合をビットの生成効率とし て評価する以下では、ビット列 A, Bに対し、HD(A, B)は $A \ge B$ のハミング距離を、 $A \cap B$ はビット毎の AND を表す。また HW(A)はAのハミング重みを意味する。

信頼性 信頼性は、同一のデバイス上で元に近いレスポ ンスを再現できることを保証する指標である。信頼性の 尺度として、基準となるレスポンスと再生成したレスポ ンスとのハミング距離が用いられる。本論文では、ハミ ング距離を生成ビット数で割った値であるビットエラー レート(BER)を用いる。さらに、マスク処理によるビッ トの除去を含めると BER は次式で定義される。

 $BER := \mathsf{HD}(W^n \cap S^n_{mask}, W^c \cap S^n_{mask}) / \mathsf{HW}(S^n_{mask})$

 X^{n} は常温・常電圧下 (27°C, 1.20V) におけるデータを、 X^{c} はコーナーケースにおけるデータを表す。

ユニーク性 ユニーク性は、異なるデバイス上で異なる レスポンスが生成されることを保証する指標である。ユ



ニーク性の尺度として、異なるデバイスで生成された レスポンス間のハミング距離が用いられ、ハミング距離 が生成ビット数の50%に近づくほどユニーク性が高い。 本論文では、ハミング距離を生成ビット数に対する割合 で表したFHDを用いる。GPUFのマスク処理を含め、 FHDは次式で定義される。

 $\mathrm{FHD} := \mathsf{HD}(W^i \cap S^i_{\mathrm{mask}}, W^j \cap S^i_{\mathrm{mask}}) / \mathsf{HW}(S^i_{\mathrm{mask}})$

 X^i は FPGA 番号 *i* に対するデータを表す。

生成効率 ビットの生成効率として、マスクビットが有 効になる確率を評価する。

$$P_r[s=1] := HW(S_{mask}^n)/16384$$

5.2 評価結果

信頼性 信頼性の評価結果を図9および10に示す。FE を用いた鍵生成を現実的な回路規模で実現するため、エ ラーレートは高々20%程度に抑える必要がある。従って、 Spartan-3Aで使用可能な回路は1~6および16に絞ら れ、Spartan-6では回路1~5に絞られる。なお、回路10 などエラーレートが見かけ上0%近くのものがあるが、 これらはマスクの有効ビットがほぼ0のものである。こ のことは、図13によって示される。

ユニーク性 ユニーク性の評価結果を図 11 および 12 に 示す。 信頼性で絞った回路から最もユニーク性の高いも のを選択すると、Spartan-3A では回路 6 が、Spartan-6 では回路 5 が候補となり、それぞれ 37%および 23%程度 のハミング距離となる。後者は PUF として実用するこ とが困難な値である。

生成効率 生成効率の評価結果を図 13 に示す。ビット の生成効率が高いほど、FE を用いた鍵生成で必要とな るビット数を高速に生成することができる。Spartan-3A で候補とした回路 6 では 66%程度の生成効率を確保して おり、十分といえる。





評価のまとめ 各指標による評価結果から、Spartan-3A ではグリッチ発生回路6を用いた GPUF が、FEを用い た鍵生成等で必要な性能をみたせることが分かった。一 方 Spartan-6 に関しては、本論文で評価したグリッチ発 生回路では PUF として実用可能な性能がみたせない可 能性が高く、グリッチ発生回路に関してはより詳細な検 討が必要であることが分かった。

Spartan-6上の GPUF に関しては既存研究 [21] があ り、Spartan-3A上の結果 [12, 13] と比較して電圧特性が 悪化することが示されている。本論文の評価結果から、 Spartan-6上では信頼性が下がり、ユニーク性が上がる 特性が分かった。原因として、90nm から 45nm への製 造プロセスの微細化によりグリッチが発生しやすくなる ことが考えられる。

また文献 [21] では、SubBytes をグリッチ発生回路とす る GPUF は FPGA 上で実現困難とされている。しかし、 図 9 および図 11 で示した回路 16 の結果は、Spartan-3A 上で SubBytes を用いた GPUF が実現可能であること を示しており、ターゲットデバイスの違いを含めた議論 が必要であることが分かった。



図 10: Spartan-6 における信頼性

5.3 乱数生成器の性能

ビット列の乱数性を評価するため標準的に使用され る検定プログラムとして NIST SP800-22 [22] および Diehard [23] がある。本論文では、各動作条件におい て 1G ビットのビット列を生成し両検定で評価を行った。 表 1 のパラメータは cnt_{re} = 255 および th_{err} = 0 とした。

NIST 検定では、まず 1G ビット列を 1000 個の 1M ビッ ト列に分割し、その各 1M ビット列に対して検定を行う。 各検定項目に対し、1000 回の検定が行われ、その結果 1000 個の p 値が得られる。p 値とは、検定対象のビット 列が、検定項目が想定する統計的性質に合致する確率で ある。ただし、高い p 値が得られれば良いわけではなく、 1000 個の p 値が一様に分布していることが、乱数に求 められる性質である。

一方、Diehard 検定では、1回の検定に約80Mビットのビット列が必要となる。そこで、本論文では1Gビットを分割して12個の80Mビット列を生成し、そのそれぞれに対して検定を行った。Diehardでは1回の検定で220個のp値が出力されるので、12回の検定により合計2640個のp値が得られる。

評価の結果、GPUF を用いた乱数生成器は NIST と

Diehard の両検定に合格することが分かった。検定結果 の例として、常温・常電圧下における Spartan-6 上での結 果を表 3 および表 4 に示す。紙面の都合上、表 3 は 3 石の みの結果を記している。また、動作環境のコーナーケー スである (0°C, 1.14V)、(0°C, 1.26V)、(85°C, 1.14V)、 (85°C, 1.26V) においても合格することが分かった。さ らに、現時点でサンプル数は少ないものの、-40°C およ び 125°C の温度下においても合格することを確認して いる。

6 まとめ

本論文では、セキュアな鍵格納とチャレンジ・レスポ ンス認証のための統合コプロセッサアーキテクチャを提 案した。このアーキテクチャは AES 回路を中心とした 共有構造により、暗号化、PUF、乱数生成の機能を効率 的に実現している。AES による暗号化、GPUF を用いた 鍵生成に基づくセキュアな鍵格納、および、GPUF を用 いた乱数生成によって、チャレンジ・レスポンス認証に 必要な機能を提供する。性能評価の結果、ターゲットデ バイスが Spartan-3A の場合は PUF として必要な性能 をみたせることが分かった。しかし、Spartan-6 の場合

検定項目	パラメータ	FPGA 1	FPGA 2	FPGA 3	Result
Frequency	-	98.1	99.2	98.9	Pass
Block Frequency	M = 128	98.5	98.8	99.3	Pass
Runs	-	99.3	99.3	98.8	Pass
Longest run	M = 10000	98.6	98.6	99.3	Pass
Rank	-	99.3	99.7	99.3	Pass
Non-overlapping templates	m = 9	97.8 - 99.9	97.9 - 99.6	98.1 - 99.7	Pass
Overlapping templates	m = 9	99.3	98.6	99.2	Pass
Universal	L = 7, Q = 1280	98.7	99.1	98.4	Pass
Linear complexity	M = 500	98.9	99.2	99.2	Pass
Serial	m = 16	98.9 - 99.2	99.0 - 99.2	99.2 - 99.3	Pass
Approximate entropy	m = 10	99.1	98.9	99.2	Pass
Cumulative sums	-	98.4 - 98.5	98.8 - 99.1	98.7 - 98.9	Pass
Random excursions	-	98.7 - 99.7	98.3 - 99.4	98.3 - 99.5	Pass
Random excursions variant	-	98.2 - 99.5	98.2 - 99.2	97.8 - 99.2	Pass

表 3: NIST 検定の合格率 (%)

表 4: Diehard 検定の合格率 (%)

					()		
検定項目	FPGA 1	FPGA 2	FPGA 3	FPGA 4	FPGA 5	FPGA 6	Result
Diehard	98.9	99.1	98.8	99.0	98.8	99.2	Pass

は、本論文で構成した GPUF では信頼性とユニーク性の バランスを保てないことが分かり、グリッチ発生回路に 関する詳細な検討が必要であることが明らかになった。 また、統合コプロセッサに必要な機能として、GPUF を 用いる乱数生成器を提案した。標準的な乱数検定プログ ラムである NIST SP800-22 および Diehard を用いて評 価を行い、動作環境のコーナーケースにおいても両方に 合格することを示した。

謝辞

本研究の一部は、JST-CREST「ディペンダブル VLSI システムの基盤技術」の研究の一環として実施しました。 関係各位に感謝いたします。

参考文献

- R. S. Pappu: Physical One-way Functions. Ph.D. Thesis, M.I.T., http://pubs.media.mit.edu/pubs/papers/01.03. pappuphd.powf.pdf, 2001.
- [2] B. Gassend, D. Clarke, M. van Dijk, and S. Devadas: Silicon Physical Random Functions. Proc. of the 9th ACM Conference on Computer and Communications Security (CCS 2002), pp. 148-160, 2002
- [3] Y. Dodis, M. Reyzin and A. Smith: Fuzzy Extractors: How to Generate Strong Keys from Biometrics and Other Noisy Data. Eurocrypt 2004, LNCS 3027, pp. 523-540, Springer-Verlag, 2004.
- [4] P. Tuyls and L. Batina: RFID-Tags for Anti-Counterfeiting. CT-RSA 2006, LNCS 3860, pp. 115-131, Springer-Verlag, 2006.
- [5] J. Guajardo, S. S. Kumar, G. J. Šchrijen and P. Tuyls: FPGA Intrinsic PUFs and Their Use for IP Protection. CHES 2007, LNCS 4727, pp. 63-80, Springer-Verlag, 2007.
- [6] J. W. Lee, D. Lim, B. Gassend, G. E. Suh, M. van Dijk, and S. Devadas: A Technique to Build a Secret Key in Integrated Circuits for Identification and Authentication Applications. Proc. of the IEEE VLSI Circuits Symposium, pp 176-179, 2004.
- [7] G. E. Suh and S. Devadas: Physical Unclonable Functions for Device Authentication and Secret Key Generation. Proc. of the 44th annual Design Automation Conference (DAC 2007), pp. 9-14, 2007.
- [8] S. S. Kumar, J. Guajardo, R. Maes, G. J. Šchrijen and P. Tuyls: Extended Abstract: The Butterfly PUF: Protecting IP on every FPGA. Proc. of the IEEE International Workshop on Hardware-Oriented Security and Trust 2008 (HOST 2008), pp. 67-70, 2008.
- [9] M. Majzoobi, F. Koushanfar and M. Potkonjak: Lightweight secure PUFs. Proc. of the IEEE/ACM International Conference on Computer-Aided Design (ICCAD 2008), pp. 670-673, 2008.

- [10] C. Bosch, J. Guajardo, A.-R. Sadeghi, J. Shokrollahi and P. Tuyls : Efficient Helper Data Key Extractor on FPGAs. CHES 2008, LNCS 5154, pp. 181-197, Springer-Verlag, 2007.
- [11] R. Maes, P. Tuyls, and I. Verbauwhede, "Low-Overhead Implementation of a Soft Decision Helper Data Algorithm for SRAM PUFs," Proc. of the 2009 IEEE International Symposium on Information Theory (ISIT 2009), pp. 2101-2105, 2009.
- [12] D. Suzuki and K. Shimizu: The Glitch PUF: A New Delay-PUF Architecture Exploiting Glitch Shapes. CHES 2010, LNCS 6225, pp. 366-384, 2010.
- [13] K. Shimizu and D. Suzuki: Glitch PUF: Extracting Information from Usually Unwanted Glitches. IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E95-A, No. 1, 2012.
- [14] 鈴木大輔,清水孝一,鶴丸豊広,菅原健,汐崎充,藤野毅: グリッチ PUF を用いた鍵生成, SCIS 2012, 2012.
- [15] B. Sunar, W. Martin, and D. Stinson: A Provabley Secure True Random Number Generator with Built-In Tolerance to Active Attacks. IEEE Transactions on Computers, Vol. 56, No. 1, pp. 109-119, 2007.
- [16] M. Dichtl and J. Dj. Golic: High-Speed True Random Number Generation with Logic Gates Only. CHES 2007, LNCS 4727, pp. 45-62, 2007.
- [17] K. Wold and C. H. Tan: Analysis and Enhancement of Random Number Generator in FPGA Based on Oscillator Rings. Proc. of the International Conference on Reconfigurable Computing and FPGAs, pp. 385-390, 2008.
- [18] C. W. O'Donnell, G. E. Suh, and S. Devadas: PUF-Based Random Number Generation. Technical Report 481, MIT CSAIL, 2004. Available at http://csg.csail.mit.edu/pubs/ memos/Memo-481/Memo-481.pdf
- [19] A. Maiti, R. Nagesh, A. Reddy, and P. Schaumont: Physical Unclonable Function and True Random Number Generator: a Compact and Scalable Implementation. GLSVLSI 2009, Proc. of the 19th ACM Great Lakes symposium on VLSI, pp. 425-428, ACM, 2009.
- [20] A. Satoh, S. Morioka, K. Takano, and S. Munetoh: A Compact Rijndael Hardware Architecture with S-Box Optimization. ASIACRYPT 2001, LNCS 2248, pp. 239-254, Springer-Verlag, 2001.
- [21] D. Yamamoto, G. Hospodar, R. Maes and I. Verbauwhede: Performance and Security Evaluation of AES S-Box-based Glitch PUFs on FPGAs. SPACE 2012, LNCS 7644, pp. 45-62, Springer-Verlag, 2012.
- [22] NIST Special Publication 800-22: A Statistical Test Suite for Random and Pseudorandom Numbers. 2000.
- [23] G. Marsaglia: Diehard Battery of Tests of Randomness. http:

//stat.fsu.edu/pub/diehard/