スタンダードセルからの微小な EM リーク Measurable Subtle EM Leak from Standard Cells

菅原健* 鈴木大輔* 佐伯稔* 汐崎充† 藤野毅‡ Takeshi Sugawara Daisuke Suzuki Minoru Saeki Mitsuru Shiozaki Takeshi Fujino

あらまし ASIC セミカスタム設計における最小単位であるスタンダードセル内部のリークが,電磁界 解析において計測可能であることを示す.専用に設計・試作した TEG チップを用い,スタンダードセ ル単独で動作させた際に生じる磁界の変化を、チップのごく近傍に設置した磁界プローブにより計測 する.実験の結果より、(i)これまで理論的な検討のみされていた、オンになる PMOS, NMOS の個数 に応じたリークが計測可能であることを実証する.また,(ii)新たなリーク要因として内部非線形ゲー トによるモデルを示し、それに基づいて XOR ゲートがリークすることを実証する.加えて、実験結果 が、既存の対策手法へ与える影響について論じる.

キーワード サイドチャネル攻撃、電磁界解析、ASIC セミカスタム設計、ゲートレベル対策技術

はじめに 1

2012年に高橋によって、スタンダードセル内のリーク に注目し, RSL (Random Switching Logic[1])を攻撃す る手法が提案された[2]. それは、後述するように、単一 セル内の PMOS (もしくは NMOS) のうち、オンにな るトランジスタ数により配線容量の充放電電流(および それによって生じる信号遅延)が変調されることに基づ くものである. ただし、提案法は理論的な検討とシミュ レーションに留まっており、そのような微小な差が計測 可能か否かは未解決である. そもそも RSL は, RSL セ ルに安全境界を置いて設計されている[3]. 換言すれば、 攻撃者はセル内を観察する能力を持たないことを想定し ている. そのような前提は, 論理ゲートを最小単位とす る(すなわちトランジスタレベルを考慮しない)他の多 くの対策(WDDL, MDPL など[4])でも共有されていると 言える. そのため, 問われているのは, 対策を設計する 際に採用する前提の妥当性である.その問題の解決には, 攻撃者は実際にどこまで計測可能なのかを検証すること が不可欠である.

一方、攻撃者の計測能力は、時間とともに向上すると 考えるべきである. 近年では, 特に電磁波解析[5,6]の進 展がめざましい. 電磁波解析は, 提案当時より, 地理的 な局所性を利用できる点が有利であると言われてきた.

それに加え、近年では、消費電力の計測では観測できな かった「向き」に関する情報が取得できることが実証さ れた[7,8].しかし、電磁界解析の研究は暗号アルゴリズ ムを実装する回路システムを対象とするのが一般的であ り、スタンダードセル1個について何が計測しうるかと いう基礎的な研究は、著者らの知る限りでは存在しない.

以上の背景より、スタンダードセル内の挙動を、電磁 界プローブにより計測する研究を実施した.本論文の主 な貢献は以下の通りである.(i) 高橋によるセル内のチャ ネル数に応じたリーク[2]は、チップ近傍からの磁界計測 により検出可能であることを実証する.(ii) さらに別の セル内のリーク要因として内部非線形ゲートによるもの を示し、それに基づき XOR ゲートがリークすることを 実証する.

本論文は、次のように構成する、まず、スタンダード セル内外でのリークについて、リークモデルの観点から 論じる. その後, 単一のスタンダードセルを計測するた めに設計・試作した専用の TEG (Test Element Group) チップについて述べる.実験では、チップ内で単一のス タンダードセルを動作させ、その際の電磁界をチップの 近傍に設置した磁界プローブにより計測する. NAND ゲ ートと XOR ゲートを対象とした実験結果より、セル内 部に起因するリークが計測可能であることを示す. 最後 に、実験の結果が、既存の対策法へ与える影響について 考察する.

本論文の結果によれば、比較的性能の良い計測器を持 つ攻撃者は、スタンダードセル内のリークを計測可能で

三菱電機株式会社 情報技術総合研究所

Sugawara.Takeshi@bp.mitsubishielectric.co.jp † 立命館大学 総合理工学研究機構 ‡ 立命館大学 大学院理工学研究科



図1 NAND ゲートの出力が 0->1 と遷移する際に オンになる PMOS の違いと、その際の電流経路

ある. それは、レイアウトレベル・トランジスタレベル での対策の必要性を示唆するものである.

2 リークモデル

本論文がテーマとするセル内外のリークについて、リ ークモデルの観点から述べる.リークモデルは、攻撃用 と対策用のものに大別できる.

攻撃側では、中間値から電力の予測値を求めるのにリ ークモデルを用いる。有名なものとして、ハミングウェ イトモデルや Zerovalue モデルなどがある[4]. 攻撃者 にとっては、最小限の事前情報・仮定の元で攻撃成功す ることが望ましい。そのような観点で、これまでに様々 な手法が提案されてきた[4,9].

防御側では、攻撃者の計測能力を抽象化するためにリ ークモデルを用いる.すなわち、あるモデルに従ったリ ークが観測可能であったとしても、攻撃が困難となるよ うに対策法が設計される.そのようなモデルを明示的に 扱った文献としては、ゲートの信号遷移に基づくモデル [3]を提案したものが存在する.想定するリークモデルが 成立しなくなった場合、その対策は無効化される可能性 がある.例として、信号遷移を均一化する対策であって も、グリッチ[10]やアーリープロパゲーション効果[3]に より、対策が破られることが知られている.

これまで知られているゲートレベル対策手法では,前 述の信号遷移モデルが採用されることが多い.すなわち, ゲート(もしくはスタンダードセル)はブラックボック スとして扱い,その入出力に関する信号遷移を均一化す るという設計方針を採用する.本稿では,スタンダード セル内部のリークを扱い,以上の前提が妥当なものであ るかどうか検証する.以降では,そのようなリークとし て,(i)電流経路リークと(ii)内部非線形ゲートリーク について述べる.

2.1 電流経路リーク

本モデルは, RSL を攻撃するために, 高橋によって提 案された[2]. 以下では, 原論文よりも小さな例として,



図2 XORゲートのトランジスタレベルの実装

NAND ゲートを対象にその機序を述べる.

図1に、 典型的な NAND ゲートと、 その出力が 0 か ら1 へ変化する際の電流経路を示す. NAND ゲートの VDD 側には2つの PMOS が接続されており、いずれか、 もしくは両方がオンになることで電源電圧から信号線Y への経路が成立し、過渡電流が生じる.過渡電流はいず れ配線の負荷容量を充電し,結果として信号線Yの電圧 値の遷移が生じる. そのような遷移には2通りのパター ンが存在する.2 つの PMOS のうち片方だけオンになる 場合と、両方ともオンになる場合である(図1の左と右). それぞれは、電流のドライブ能力が異なる. すなわち、 2 つの PMOS のオン抵抗が同じと仮定した場合, 電源— 信号線間の抵抗が1つだけオンになる場合と2つともオ ンになる場合では2倍異なる. そのため, 2つともオン の場合は、より大きい過渡電流を生じる.また、電流量 の違いが負荷容量の充電時間の違いとなり、最終的には 信号遷移時間に差が現れる. 攻撃者の視点では、表1に 示すように、入力値に応じた波形を、信号遷移モデルと 比較して細かく区別することが可能となる。その結果、 「あるグループ内の遷移は区別できない」という前提に 基づく対策手法を攻撃できるようになる可能性がある.

表1 NAND ゲートの入力が 前状態(11)₂ から 遷移する際、各モデルの攻撃者が識別できるグループ

	17/10/24日7	
	信号遷移	電流経路
Group #1	$(11)_2 \rightarrow (11)_2$	$(11)_2 \rightarrow (11)_2$
Group #2	$(11)_2 \rightarrow (01)_2$	$(11)_2 \rightarrow (01)_2$
	$(11)_2 \rightarrow (10)_2$	$(11)_2 \rightarrow (10)_2$
	$(11)_2 \rightarrow (00)_2$	
Group #3		$(11)_2 \rightarrow (00)_2$

以上は PMOS 側についてのみ述べたが、 NOR ゲー

	А	В	A'	B'	с	C'	Y	Ý	Sum (Y⊕Y′)	Sum (C⊕C')
	0	0	0	0	1	1	0	0		
(a)	0	1	0	0	0	1	1	0	2	2
(b)	1	0	0	0	0	1	1	0	2 ²	3
	1	1	0	0	0	1	0	0		
	0	0	0	1	1	0	0	1		
	0	1	0	1	0	0	1	1	2	1
	1	0	0	1	0	0	1	1	2	1
	1	1	0	1	0	0	0	1		
	0	0	1	0	1	0	0	1		
	0	1	1	0	0	0	1	1	2	1
	1	0	1	0	0	0	1	1	2 ²	1
	1	1	1	0	0	0	0	1		
	0	0	1	1	1	0	0	0		
(c)	0	1	1	1	0	0	1	0	2	1
(d)	1	0	1	1	0	0	1	0	2 ²	1
	1	1	1	1	0	0	0	0		

図3 NAND ゲートの出力が 0->1 と遷移する際 のON となる Pチャネルトランジスタの個数の違い

トでも NMOS 側で同じことが起こる.また,3 入力以 上の NAND, NOR ゲートでも同じことが起きる.

文献[2]では、以上の機序による差が存在することを、 LTSpice シミュレーションによって検証している.しか し、シミュレーションは電源電圧 5Vの MOS と 3 pF の 負荷容量を用いたものであり、スタンダードセルではな くディスクリート素子のスケールのものである.また、 シミュレーションはノイズ無しで行われるため、本モデ ルが実測に計測可能かどうかは未解決であった.

2.2 内部非線形ゲートリーク

セル内の挙動が外部より計測できるという立場であ れば、電流経路リークとは機序の異なるリーク要因を考 えることができる.図2に、XORゲートのトランジス タレベル実装の1つを示す.本実装では、NORとAOI (AND-OR-Inverter)ゲートを連結して1つのセルに納め ることで XOR スタンダードセルを実現する.これは XOR ゲートをトランジスタで構成する一般的な方法の 1つであり、文献[11]の XOR ゲートもこの方法で実装さ れている.従来、線形である XOR ゲートは、信号遷移 確率が等しくなるため解析対象にはならなかった.しか し、セル内が観測可能という立場であれば、XOR ゲー トを構成する非線形ゲート(NOR, AOI)の性質が顕在化 し、結果として遷移確率がアンバランスすることが考え られる.

図3に、図2のXORゲートの信号遷移表を示す.信 号名は図2と対応している.ただし信号A,B,C,Yは遷 移前,A',B',C',Y'は遷移後の値を表すものとする.NOR ゲートの出力信号Cに注目した場合,その遷移確率は (NORの遷移確率と同じであり)偏ることが分かる.

そのため、セル内の中間信号 C を観測できる攻撃者であれば、XOR の入力として(00) $_2$ と(11) $_2$ を区別することができる.

そのような機序によるリークを,以降では内部非線形 ゲートリークと呼ぶことにする.



図 4 計測用 TEG チップの写真 (Rohm 180 nm 2.5mm*2.5mm)

3 計測用 TEG チップ

スタンダードセル単体の計測を行うために,専用の TEG チップ (図 4) を開発した. プロセスはローム 180 nm, サイズは 2.5mm 角である.

図 5 に、TEG チップに含まれる回路のデータパスと タイミングダイアグラムを示す. TEG チップには、図 5 に示すような回路が、スタンダードセルの種類ごとに 64 個搭載されている.

図5に示すように、1つのTEGは、イネーブル付き レジスタ(MUXとDFFで構成する)で計測対象(DUT: Device Under Test)を挟み込んだ構成を持つ.DUTのデ ータパス幅は16ビットであり、1つのDUTにつきスタ ンダードセルが4つずつ接続されている。それら4つは 全て同種のスタンダードセルであるが、出力のレジスタ の個数が異なる。それにより、ファンアウトの違いに基 づく差を計測することも可能である。なお、スタンダー ドセルの入力数に応じて、2入力用のType A、3入力用 のType Bなど、複数のタイプが存在する。なお、TEG への16ビットの入力(data_in)は、外部バスから供給さ れる。そのため、書き込む値に応じて、動作するセルの 個数を選択できる。

ゲートの遷移とレジスタによるリークを区別するために、順序回路によりシーケンスが構成される. TEG は次のように動作する.まず、外部バスから TEG の入力を書き込むと、それは data_in にセットされる.その時点で DUT はまだ動作しない.その後、外部バスから(図5には表示されていない)コントロールレジスタに特定の値を書き込むと、DUT を動作させるシーケンスが開始する.シーケンスが開始すると、まず波形取得用のトリガ信号がチップ外へ出力される(clk=0).その後、



図5 計測用 TEG の回路構成とタイムチャート



図6 チップに磁界プローブを設置した様子 (チップの向きは図4と同じ)

start_in 信号がアサートされると,続く立上りエッジ (T_A)において DUT の入力が遷移する. DUT の動作によ るリークは,このタイミングで計測される.さらに数サ イクル後,時刻 T_Bにおいて,DUT の出力値がレジスタ に取り込まれる.このタイミングでは,レジスタの遷移 に関するリークが計測される.なお,出力レジスタの出 力(data_out)は比較的大きい論理ゲート(TEG 選択用 64:1 セレクタ)に接続されている.

4 実験

4.1 実験環境

前述の TEG チップの計測を行った.評価プラットフ オームは SASEBO-W とその上にマウントされた SASEBO-R2 である. SASEBO-R2 上のソケットに,前 述の TEG チップを搭載して実験を行った.計測は,開 封したチップの表面に,磁界プローブを設置して行った. 計測器の詳細は表2に示す通りである.

表2 計測機器		
Instrument	Specification	
Oscilloscope	Bandwidth 12.5 GHz,	
	sampling rate 25.0 GSa/s	
M-field probe	Horizontal magnetic probe,	
	500 μm diameter,	
	bandwidth $2.0 \mathrm{~MHz} - 6.0 \mathrm{~GHz}$,	
	with built-in amplifier	
XYZ stage	50 to 100 µm resolution	

図6に、プローブを設置した様子を示す. プローブの 座標は、TEG チップのレイアウト情報(GDSII)を用い、 図5に示したTEG 回路全体がコイルのループ内に納ま るように定めた. プローブの高さについては、プローブ の先端がチップの絶縁膜に接触するまで降下させた.



各グラフの右肩に、出力信号Yの遷移を合わせて示す

いずれの実験でも, DUT に含まれる 4 つのスタンダ ードセル (図5を参照)のうち,ファンアウトが4のも のを単独で動作させた.

計測では、擬似的な相関を排除するために、入力を乱数により選択した.その後、記録しておいた入力パターンを元に、信号遷移に応じてグループ分けを行った.たとえば2入力ゲートであれば、遷移のパターンは前状態2²×後状態2²=16 種類である.計測回数は、各グループの波形数の期待値が10,000 個になるように決めた.すなわち、2入力ゲートであれば160,000 波形、3入力ゲートであれば640,000 波形(2³×2³=64 グループ)を計測した. 最後に、各グループごとの平均波形を求めた.

波形の記法

以降では、1つの遷移パターンに対応する平均波形を、 次のように表記する:

$t_{\it before}^{\it after}$.

なお, before と after は 2 進数表記とする.

(例 1) 2 入力ゲートで、入力が (00)₂ から (01)₂ へ遷 移する際の平均波形を、 t_{00}^{01} と表記する.

(例 2) 3 入力ゲートで,入力が (101)₂ から (111)₂ ~ 遷移する際の平均波形を, t_{101}^{111} と表記する.

また,計測波形全体の平均を E[t] と表記することに する.

4.2 2入力 NAND

単独のセルによるリークの計測可能性,および電流経路リーク(2.1節)を検証するために,2入力 NAND ゲ

ートを計測した.

まず、ゲート1個の遷移による差が観測できることを 検証する. そのために、16種類の遷移パターンに応じた 16枚の平均波形 ($t_{00}^{00} \cdots t_{11}^{11}$)を求め、全体の平均 E[t] からの差をプロットした(図7).図7において、NAND ゲート出力が変化する6ケースを太枠で表示した.図よ り、太枠のケースについて、スパイクが2本ずつ確認で きる.それらは、図5におけるタイミング T_Aと T_Bに対 応する.T_Aのタイミングでのスパイクの存在は、単独の セルが生じる信号変化が計測可能であることを表してい る.

続いて,電流経路リークの計測可能性を検証する. そ のために、PMOS が2つともオンになる t_{11}^{00} と、1つ だけオンになる t_{11}^{01} , t_{11}^{10} を比較する (図 1 を参照). なお、図7からは、時刻TA・TB以外でも細かなスパイ クが複数存在する様子が確認できる. それは、直前に入 力した値のハミングウェイトに応じて強さが変化する. そのため、これはセルそのものではなく、入力に応じた 擬似的なものと考えられる. その補正のため、後状態を 共通とするグループごとの差分を求めた. 例として t_{11}^{00} では、後状態が(00)2と共通である波形を差し引いた $t_{11}^{00} - (t_{00}^{00} + t_{01}^{00} + t_{10}^{00})/3$ を求めた.このような補正は, 以降の実験でも採用する. 図 8 に、 t_{11}^{00} 、 t_{11}^{11} 、 t_{11}^{10} の 3 通りについて重ねて表示した結果を示す.なお,図8は、 時刻TAとTBのスパイクをそれぞれ拡大して表示したも のである. 結果より, 時刻 T_Aのスパイクにおいて t_{11}^{00} が 他2つと分離している様子が観察できる.これは, 2.2 節で述べた電流経路リークであると考えられる、一方、 時刻 TBのスパイクについては、3 通り全てでよく一致し



図8 2入力 NAND ゲートの計測結果:出力が0から 1 へ遷移する3通りに関する差分波形.(左)時刻 T_Aで のスパイク,(右)時刻 T_Bでのスパイク

ている. それは、出力レジスタに取り込まれた後は、 t_{11}^{00} 、 t_{11}^{01} 、 t_{11}^{10} に区別が無いためである.また、図より、TAとTBの波形でスパイクの幅に顕著な差があることが分かる.TBのスパイクは1--2ns程度であるが、TAのスパイクの幅は1ns未満である.

4.3 3 入力 NAND

4.2 節の実験を、3 入力 NAND ゲートを対象として繰り返した.ゲートへの入力数が増加するため、遷移パターンは前述したように64 通りになる.その場合、NAND 出力が0から1に遷移するのは7ケースある.それぞれと、その際の PMOS のオンになる個数の関係は表3のようになる.

表3 3入力 NAND の出力が0から1に遷移する 7ケースを ON にたる PMOS 個数で分類したもの

#PMOS ON	Trace		
3	t_{111}^{000}		
2	$t_{111}^{001}, t_{111}^{010}, t_{111}^{100}$		
1	$t_{111}^{011}, t_{111}^{101}, t_{111}^{110}$		

以上7通りの場合について、図8と対応するプロット を作成した.結果を図9に示す.図9は、時刻TAのス パイクのみを示している.図の見やすさのために省略す るが、時刻TBのスパイクは、図8と同様に7ケース全 てでよく一致した.結果より、スパイクのピーク付近に おいて、値が3群に分離する様子が確認できる.その3 群は、表3の場合分けと一致する.この結果は、電流経 路リークが計測可能であることをさらに補強するもので ある.



図9 3入力 NAND ゲートの7通りの遷移パ ターンに対応する差分波形,時刻 TAでのスパイ クを拡大して表示したもの

4.4 2入力 XOR

内部非線形ゲートリークの計測可能性を検証するため, これまでと同様の実験を、2 入力 XOR ゲートを対象と して繰り返した. なお, 計測対象の XOR スタンダード セルは、図2に示すNORとAOIの組み合わせで実現さ れているものである. XOR ゲート出力 Y による影響と 中間信号 Cによる影響を区別するため、出力が1から0 に遷移する場合についてのみ解析する. そのような場合 は、図3における(a) t_{01}^{00} , (b) t_{10}^{00} , (c) t_{01}^{11} ,および(d) t_{10}^{11} の4ケースが存在する.図3から読み取れるように、(a) t⁰⁰₀₁, (b) t⁰⁰₁₀の場合のみ,中間信号Cの遷移が生じる. そのため、内部非線形ゲートリークが存在するならば、 (a), (b)の組と(c), (d)の組は識別できるはずである. そこ で、(a)-(d)の4ケースについて、図8と同様の図を作 成した. 結果を図 10 に示す. 結果より, 時刻 TAのスパ イクにおいて、 $(t_{01}^{00}, t_{10}^{00})$ の組と $(t_{01}^{11}, t_{10}^{11})$ の組に波形 が分離する様子が観察できる.一方,図8(右)より, ゲート出力については、いずれの場合でもよく合ってい ることが分かる.以上の結果は、内部非線形ゲートリー クも計測可能であることを示している.

5 考察

以降では、これまでに示した実験結果が、既存の対策 手法へ与える影響について述べる.

5.1 電流経路リークを利用した攻撃

RSL [1, 3] & MDPL [4]

RSL への影響は、文献[2]にある通りである.また、



図 10 3 入力 XOR ゲートの計測結果:出力が1か ら0 へ遷移する4通りに関する差分波形.(左)時刻 T_Aでのスパイク,(右)時刻T_Bでのスパイク

RSL とほぼ同様の回路構造をとる多数決論理ゲート (MAJ ゲート)を利用する MDPL も同様である.

<u>WDDL [4]</u>

これまでに知られているように、相補対がバランスし ていない場合,WDDL は攻撃可能であることが知られ ている.また、たとえ相補対がバランスしていても、 WDDL ゲートへの入力信号の到来時間に差があった場 合、アーリープロパゲーション効果により攻撃可能とな る[3].それに対し、たとえWDDLの相補対のアンバラ ンスとアーリープロパゲーション効果が解決できたとし ても、電流経路リークが計測できる攻撃者であれば攻撃 可能である.

WDDL NAND ゲートは, AND, OR ゲートの組で構 成する[4]. AND, OR ゲートは, NAND, NOR ゲート と NOT の組み合わせで構成するのが一般的である.動 作する際は,まずプリチャージフェーズで出力が (00)2 に初期化される.すなわち, AND ゲートと OR ゲート の両方の出力が 0 になる. NAND, NOR ゲートに注目し て考えれば,出力が (11)2 にプリチャージされる.評価 フェーズでは, NAND と NOR ゲートの出力のいずれか 一方が 1 から 0 に遷移する.その際の電流パスを図 11 に示す.図 11 では,出力が 1→0 と遷移する際に考慮さ れる N チャネルのみ示している.WDDL の安全性は, NAND と NOR のいずれの遷移であるか区別できないこ とによる.しかし,NAND と NOR では NMOS の電流 経路が異なるため,両者を区別できる攻撃者であれば, 相補対のいずれがスイッチしたのかを知ることができる.

5.2 内部非線形ゲートリークを利用した攻撃

2.3 節に示した, XOR ゲートのリークを利用した攻撃



図 11 WDDL NAND を構成する NAND/NOR ゲートの N チャネルと, 立下り時 の電流経路



図12 対象となる回路構造

について考察する.図12に対象となる回路構造を示す. それは、乱数マスクのアンマスキングを想定している. 図12の回路構造は一般的なものであり、ほぼ全ての1st order masking で使用される. XOR ゲート出力x は攻 撃者にとって既知、入力r は攻撃者にとって未知の乱数 とする.攻撃は、内部非線形ゲートリークを用いて、乱 数rの分布にバイアスをかけることに基づく.乱数がバ イアスされたサブセットが得られた場合、1st order attack が適用可能となる[12].本節で述べる攻撃の、従 来法[12]に対する優位は、たとえ乱数rを生成する乱数 生成器が SPA リークを生じなかったとしても適用可能 である点にある.なぜなら、XOR 自身のリークをバイ アスに利用するためである.

バイアスは次のように行う.まず、攻撃者は、従来の サイドチャネル攻撃と同様に、大量の波形と出力の組を 収集する.その後、既知の出力が x=0 となる半数のみを 選別する.残留したセットのうち、ありうる XOR の入 カペアは($x\oplus r=0, r=0$)か($x\oplus r=1, r=1$)のいずれかである. 乱数が完全であれば、

$P(x \oplus r=0, r=0) = P(x \oplus r=1, r=1)$

である. 内部非線形ゲートリークにより, XOR の入力 が(00)2 であるか(11)2 であるか識別できる攻撃者は, 波形

を用いて $P(x\oplus r=0, r=0) > P(x\oplus r=1, r=1)$ となるように, サブセットを選択することができる. 具体的な選別方法 は両ケースの分布によるが,図 10 の場合であれば,電 圧値に適当な閾値を設け,閾値を超えた(もしくは超え ない)サブセットを選別するだけでよい(2 つの分布の 平均値に差があるため). 結果として $P(x\oplus r=0, r=0) >$ $P(x\oplus r=1, r=1)$ なるバイアスが達成できた場合,それは P(r=0) > P(r=1)なるバイアスを達成したことに他ならな い. 以降は文献[12]と同様である.

6 まとめ

本論文では、スタンダードセル内部のリークの計測可 能性を検証した.そのために専用の TEG チップを試作 し、その表面に設置した磁界プローブにより電磁界を計 測した.その結果、電流経路リーク・内部非線形ゲート リークと呼ぶセル内部に起因するリークが計測可能であ ることを実証した.今回検出できたリークを利用した場 合、多くの対策法が無効化できる.

本稿の結果は、少なくとも実験室環境ではセル内のリ ークが計測可能であることを示している.そのため、我々 は対策を考える上で、セルの外側に安全境界を置くこと に対して慎重になる必要がある.セルやゲートを安全境 界として対策を設計する際は、少なくとも、抽象化する セルやゲートへの要件を明確にすべきである.

本稿の結果は、トランジスタ・レイアウトレベルでの 対策法の必要性を示唆するものである.ただし、セル内 部に起因するリークを電流経路リーク・内部非線形ゲー トリークの2つで尽くしたとは考えていない.特に、製 造ばらつきやレイアウトの非対称性を考慮した場合、い ずれの PMOS がオンになったのかまで識別可能になる 可能性は残されている.そのような現象が計測可能かど うかは未解決である.また、半導体が物質である以上、 完全にリークしないゲートの設計はおそらく困難である. そのため、対策を設計する際に前提とするモデルの妥協 点と、セルのリークを許容する上位レイヤの対策法に研 究の余地がある.

その他にも、複数の課題が残されている.今回は、基礎的な検討を目的として、単独セルの計測を行った.暗号アルゴリズムを実装した回路システムを計測した場合、電流経路リーク・内部非線形ゲートリークがどの程度の深刻度を持つかは未解決である.今回実験に用いたのは、比較的古い180 nm プロセスである.先端プロセスを用いた際の計測難易度の変化は検証する必要がある.

謝辞

本研究の一部は、JST CREST「ディペンダブル VLSI システムの基盤技術」の一環として実施した.また、本 研究に用いたチップの試作は、VDEC ならびにローム株 式会社の支援により行われたものである。

参考文献

[1] D. Suzuki, M. Saeki, T. Ichikawa "Random Switching Logic: A Countermeasure against DPA based on Transition Probability", IACR Cryptology ePrint Archive 2004: 346 (2004)

[2] 高橋芳夫, 暗号モジュールの電力解析攻撃耐性の評価法に関する研究, 博士論文, 2012.

[3] D. Suzuki, M. Saeki, T. Ichikawa "DPA Leakage Models for CMOS Logic Circuits", CHES 2005: 366-382

[4] S. Mangard, E. Oswald, T. Popp, "Power Analysis Attacks: Revealing the Secrets of Smart Cards," Springer-Verlag, 2007.

[5] K. Grandolfi, C. Mourtel, and F. Olivier, "Electromagnetic Analysis: Concrete Results", CHES 2001.

[6] S. Agrawal, B. Archambeault, J. R. Rao, and P. Rohatgi, "The EM Side Channel(s)", CHES 2002.

[7] E. Peeters, F. -X. Standaert, and J. -J. Quisquater, "Power and electromagnetic analysis: Improved model, consequences and comparisons," Integration, the VLSI Journal, Vol. 40 Issue 1 (January 2007), pp. 52 -60.

 [8] 菅原健,鳥塚英樹,本間尚文,佐藤証,青木孝文,山 ロ正洋,"最近傍から計測した磁界を用いた差分電磁波 解析," 2009 年暗号と情報セキュリティシンポジウム, 3A1-5, January 2009.

[9] C. Whitnall, E. Oswald, F-X. Standaert, "The myth of generic DPA and the magic of learning", http://eprint.iacr.org/2012/256.pdf

[10] S. Mangard, K. Schramm, "Pinpointing the Side-Channel Leakage of Masked AES Hardware Implementations", CHES 2006

[11] Silicon zoo, Megamos chip XOR gate, http://www.siliconzoo.org/megamos.html

[12] K. Tiri , P. Schaumont, "Changing the Odds against Masked Logic", SAC2006.