

2.3.2 脳型コンピューティングデバイス

（1）研究開発領域の定義

人間の脳の情報処理を模倣した回路、そこに利用する革新的な材料・デバイスの基盤技術の開発により、人間のように高度な判断や予測、制御などを超低消費電力で行うことができるAIアクセラレータ・チップを実現する。脳の低次機能（ニューロン・シナプス、神経回路）および高次機能（脳組織、脳全体）を模倣した情報処理アルゴリズム、ニューロモルフィックやリザバーコンピューティングなどの新回路アーキテクチャ、スパイクニューロン素子、不揮発性メモリ、メモリスタ、新機能材料などの研究開発課題がある。

（2）キーワード

AIアクセラレータ、AIチップ、エッジAI、深層学習、インメモリコンピューティング（In-memory computing）、コンピュータインメモリ（Compute In-Memory: CIM）、ニアメモリ、ニューロモルフィック、ランダムアクセスメモリ（RAM）、不揮発性メモリ、メモリスタ、メモリスティブデバイス、スパイクニューロン、非線形ダイナミクス、確率共鳴、ブラウンラチェット

（3）研究開発領域の概要

〔本領域の意義〕

サイバー空間とフィジカル空間を高度に融合させたサイバーフィジカルシステムやSociety 5.0といった高度なデジタル社会の実現には、フィジカル空間で生み出されるデータをサイバー空間で蓄積し、必要な情報に処理して、分析・解析・認識を経て、その後の適切な処置・行動を判断し、フィジカル空間にフィードバックすることが重要になる。これには高速な演算だけでなく高度な情報処理が必要になり、人間のように低消費電力で状況に合わせた瞬時に柔軟な判断が求められる。

脳神経系は複雑な知的情報処理を高エネルギー効率で自律的に実行できる優れた情報処理システムである。エネルギー問題や情報爆発問題などの社会的要請に応えることのできる次世代情報化社会の基盤技術として、脳神経系を模倣あるいはそこからヒントを得るニューロモルフィックシステムあるいは脳型コンピューティングのアプローチに期待が高まっている。現状では深層学習などAI（Artificial Intelligence）処理を高性能コンピュータ上でソフトウェア的に行うことが主に行われているが、ソフトウェアによるAI処理に電力、時間、コストがかかりすぎることが予測される場合は、その処理の一部をハードウェアで置換できる「脳型コンピューティングデバイス」が重要になる。

ここでは、脳型コンピューティングデバイスとして、（1）AIアクセラレータ、（2）コンピュータインメモリ、（3）ニューロモルフィックチップ、（4）リザバーコンピューティング、に分類し、それらに関わるデバイス・材料・物理現象を中心に記載する。

〔研究開発の動向〕

• 論文・特許動向

論文数は2015年頃より世界各国・地域で急激に増加し、研究開発が活発になっている。欧米と中国の論文数が多いが、論文数シェアでは欧米が徐々に減少しており、日本はほぼ一定、中国や韓国のシェアが増加している。また、論文の質を表すTop1%論文数・Top10%論文数でも欧米と中国が多く、近年は中国と韓国が顕著に増加している。国際共同研究の特徴として、各国とも米国、中国との共著が多い。領域全体の特許ファミリー件数は2017年頃より急激に増加しており、製品化・実用化に向けた開発が活発になっている。特許ファミリー件数のシェアでは、10年間で米国が低下し、日本はほぼ一定で、中国や韓国が増加している。これらの動向より、中国と韓国の研究開発、製品化・実用化が急速に進んでいることがわかる。（詳細は「研究開発の俯瞰報告書 論文・特許データからみる研究開発動向（2024年）」を参照）

• AIアクセラレータ

AI用の専用集積回路 (LSI) として最初に登場するのは2015年のGoogleの推論専用のTPU (Tensor Processing Unit) である。一方、当初よりAI用にGPGPU製品を普及してきた米国NVIDIAはAI専用のコアを含むV100およびA100をそれぞれ2017年、2020年に市場投入し、データの量子化・疎化技術を採用して一段上の性能を提供した。同時期に、英国Graphcore社のIPU、米国Cerebras社のWSE1、さらに日本Preferred Network Inc.のMN-Coreも参入した。2019年以降は自然言語処理モデルの巨大化に伴って演算性能競争が激化し、一挙に浮動小数点演算の速度がPFLOPSオーダーに突入し、性能をスケールアップする研究開発が中心となっている。

エッジ向けには2016年以降に米国を中心に研究開発が本格化した。まず、演算精度の軽量化を目指すBinary/Ternaryまで下げたデータの量子化・枝刈り等の疎化の研究、2017年以降は中国も加わりデータ移動を最小化するメモリ・ロジックの融合を目指す回路アーキテクチャ研究が激化した。また、小型化をターゲットにした不揮発性メモリ搭載の研究が積極的に行われてきた。2019年頃より本格化したCIM (Compute In-memory) 技術により50 TOPS/Wを超える電力効率も視野に入りつつある (学会レベルのコア性能では>1000 TOPS/W)。市場動向としては、2016年に自動運転ヘモビリティ、NVIDIA等のAI製品が採用され、スマートフォンに関しては2017年にiPhone系にA11、Android系にKirin970のAIコアが実装された。一方、2017年頃より組込IoT領域でも多くのスタートアップ企業が製品を投入し、2019年より1mA近辺のAlways-onをターゲットとした小型化 (TinyML) の研究開発が活発化している。

• コンピュートインメモリ

コンピュータインメモリ (CIM) は、脳細胞のメカニズムを模倣した構成であり、アレイのグリッドの演算素子は積 (重みと入力) のみを行い、和は共通のカラムラインで電流の総和として一括して処理する。電流 (電圧) 変化をアナログで検知することからアナログCIMと呼ばれ、高速・低消費化、さらに高密度化がはかれる。また重みをグリッド部のSRAM (Static Random Access Memory) で保持する方式 (s-CIM) と不揮発性メモリ (NVRAM: Non-Volatile RAM) やメモリスタ (メモリスティブデバイス) で保持する方式 (nv-CIM) がある。s-CIM方式は、2017年プリンストン大学を起点にアリゾナ大学、台湾の国立清華大学、交通大学、中国の清華大学など、また企業では台湾のTSMC社およびMacronix社が積極的に研究開発を推進している。高密度 (対SRAMの約4倍、多ビットセル (Multi-level-cell: MLC) 及び3D化)、超低消費電力化が可能なnv-CIM方式は、2008年のHewlett Packard社のメモリスタの開発に端を発し、ReRAM (Resistive RAM)、PCM (Phase Change Memory)、MRAM (Magnetic RAM)、NAND型フラッシュメモリ、FeRAM (Ferroelectric RAM) の混載NV応用として精力的に研究が行われている。メモリスティブデバイスの代表的なアナログ動作ReRAMは、アナログ型抵抗変化素子 (Resistive Analog Neuro Device、Resistive Analog Neuromorphic Device: RAND) とも呼ばれている。脳型コンピューティングの定義には様々なものがあるが、人間の脳のように記憶装置と演算機能を一体化することで、大量のデータを低消費電力で実用上十分な速度で処理する技術と考えると、CIMはまさに脳型コンピューティングを実現する重要研究テーマの一つであり、メモリスティブデバイスはCIMの基幹をなすデバイスとなっている。

• ニューロモルフィックチップ

神経ネットワークにおける神経スパイクをイベントベースで情報をコードする信号と見立てることにより、シリコン神経ネットワークを用いて深層学習を低電力で実行する手法の研究が進んでいる。本分野では、デジタル回路によるシステム (IBM TrueNorth、Intel Loihiなど) に加え、デジタル/アナログ混在回路によるシステム (Stanford大 BrainDrop、UZH DYNAPsなど) が開発されている。2014年発表の米国IBM社のTrueNorth (DARPAプロジェクト) は、1M個のニューロンを有する推論専用のチップで、非同期かつEvent Drivenなスパイクの伝達により低消費電力で高速にタスクが実行される。スケールアップにより脳に

迫ることを目指すと共に、多くのアカデミアと共同で実用化研究（Synergy University）を推進した。その流れを引き継ぎ、2017年からインテルはLoihiチップで、スパイクタイミング依存可塑性を含む学習アルゴリズムに各種の分析・認識アルゴリズムを組み合わせ、脳に迫る高性能化の探求と実用化を目指して100を超える他機関との共同研究を推進し、現在はLoihi2（2021年～）へと活動をつなげている。

欧州のHuman Brain Project（HBP：2013～2023年）では、ドイツのハイデルベルク大学と英国のマサチューセッツ大学が2つの核として活動しており、前者はアナログ回路をベースとしたBrainScaleSチップでシナプス・ニューロンのモデルを再現し、後者はデジタル回路をベースにしたSpiNNakerチップで脳の探求と実用化の研究を行っている。BrainScaleSの後継であるBrainScaleS2も、神経スパイクを有効活用する新しい学習手法の導入により深層学習で優れた成績を達成している。SpiNNakerは汎用マイクロプロセッサ（ARMアーキテクチャ）を専用ファブリックで超並列結合した神経ネットワークモデルシミュレーションに特化した超並列計算システムである。数個のプロセッサによる小規模システムから、数十万プロセッサによるスーパーコンピュータまで、優れたスケーラビリティを持ち、専用ハードウェアによるシリコン神経ネットワークに比べて電力効率は劣るものの、実装できる神経モデルの柔軟性は高い。

・リザバーコンピューティング

近年、ランダム結合ネットワークを用いるリザバーコンピューティングが注目されている。リザバーコンピューティングでは、Echo State Property（ESP）と呼ばれる性質（入力の伝達と非線形作用、入力の忘却、および入出力の再現性）を持てばよく、構成素子の持つダイナミクスの多様性が計算性能にとって重要であり、必ずしも神経活動を再現している必要がない。神経ネットワークに限らない多様なネットワークモデルを本分野で利用することができ、物理的に存在するモノ（材料）を計算媒体として使えるため、材料・デバイス分野（光、スピン、軟体（生体やゴムのような柔らかいもの）、分子など）で研究が進められている。

現在のAIハードウェアは生物脳に備わっている様々な要素を切り捨てている。脳の小型・低エネルギー性の理解には、切り落とした部分に目を向けることも必要であり、生物機能の仕組みを物理的に模擬するために「非線形」、「ダイナミクス」、「確率論」などに切り込んだ研究も進められている。例えば、雑音支援によるしきい値系や双安定系における状態遷移である確率共鳴は生物機能として知られており、電子デバイスにおいてもこの現象が観測されている。状態遷移を引き起こすことができない微小信号に対し雑音を加えることで不足分を補うことから、省エネルギー化されると考えられている。また、リング発振器や相変化素子による弛緩型発振器などの非線形な振動子デバイスを用いて、自発ダイナミクスを利用したリザバーコンピューティングの研究も進められている。

（4）注目動向

【新展開・技術トピックス】

・AIアクセラレータ

2021年にGoogle社がTPU4、TPU5のLSI短期開発・小型化を実証したAICAD（AIによる最適回路配置配線）が注目される。また、Cerebras社はウェハーレベルのプロセス（2019年：TSMC）を用いてWSE2で約100PFLOPSを達成し、NVIDIAは2022年に自然言語処理に適した回路コアを導入して4PFLOPSを実現している。

エッジAIでは2つの新たな研究軸が出現した。「隠れニューラルネットワーク理論」に基づきモデル用重みを逐次オンチップで少量生成することで格納用メモリサイズを激減する「オンチップモデル構築技術」（2022年、東工大）と、自然言語処理の高演算効率をめざす応用特化型の回路研究（2022年、清華大学）が注目される。一方、製品では、Hailo-8（2020年、イスラエル）、M1076AMP（2022年、米国）、GrAI VIP（2022年、フランス・米国）、GAP9（2022年、フランス）などが多くの新規企業より市場投入された。

エッジ向けのTinyML Foundationの活動も注目される。2019年より英国Arm社及び米国Qualcomm

社主体で1mA近辺のAlways-onをターゲットとしたTinyML（小型の製品）の団体活動（Foundation）が活発化し、現在世界で百社規模のスタートアップ企業を含む企業（日本からはソニー、ルネサス）が加盟し、学会・Webinar活動を行っており実用化研究の大きな推進源となっている。

• コンピュートインメモリ

アナログs-CIMでは、中規模モデルで高速・高性能が実証（2022年、国立清華大）された。大規模モデルをターゲットにして総和処理のみアレイの外に引き出し行うデジタルs-CIMはTSMCが積極的に推進し（2021、2022年）、2022年には中国清華大学でReconfigurable、KU-LeuvenでA-D融合、米コロンビア大学でapproximate型、など改良型の提案が行われている。nv-CIMでは実用化研究に移行しており、製品化も始まっている。PCMではSLC（Single Level Cell）-MLC（Multi Level Cell）複合方式で高精度（CIFAR-100：1%劣化）が実証（2022年、TSMC）され、ReRAMでは3bit MLCで高精度モデルを実証（2022年、清華大等）やOne-Shot転移学習の研究（2022年、米Georgia Inst. Tech.など）、MRAMでは電流に代わる抵抗積算方式の導入（2022年、サムソン）などが報告されている。また、NOR型フラッシュメモリでは初のnv-CIM製品（80M個の重み：MLC、25TOPS）が市場投入された（2020年、米Mythic）。

• ニューロモルフィックチップ

深層学習の根幹の誤差逆伝搬法の限界を打破すべく脳の探求が活発である。Loihi2（2021年）は、先代の微細化版で周期短縮により実効ニューロン数を8倍にしている。注目点は細胞モデルと学習機能に柔軟性・発展性を加えた点にある。IBMはTrueNorthの拡張版である推論用のデジタルAIチップNorthPoleを2023年に発表し、メモリをチップ内に納めることや計算精度を可変にすることで、高性能化（処理速度がTrueNorthの4000倍）と高いエネルギー効率を実現している。欧州のHBPでは、2021年に第二世代のBrainScaleS-2/ SpiNNaker-2チップに活動の軸を移し、可塑性モデルの進化に取り組んでいる。一方、チューリッヒ大学を中心として、可塑性をトレースするEligibility propagation（2020年、グラーツ工科大学）をチップに実装し、オンライン学習（2022年、チューリッヒ大学）、やPCM-CIM（2022年、スイスIBM）が実証され大きな前進が見られる。また、米国BrainChip社のAkida、スイスSynSense社のDYNAP-CNN等のチップが製品出荷（2021年）されるなど実用化の動きがある。

人工ニューラルネットワークの一種である深層学習を、神経スパイクを用いた情報処理モデルを採用するシリコン神経ネットワークで実現しようとする試みが続いてきたが、新しい学習則等の導入により、人工ニューラルネットワークと同等の認識正答率が、アナログ・デジタル混在回路であるBrainScaleS2を用いて達成された。また、スイスのチューリッヒ大学では、ROLLSチップに代わるDYNAPsチップなどいくつかの用途特化型チップの開発が、スタンフォード大学では、Neurogridに代わるBraindropシステムの開発がそれぞれ進んでいる。いずれも深層学習への応用が主要テーマの一つになっている。アナログ・デジタル混在回路はデジタル回路に比べ電力効率が低い傾向にあるため、今後、深層学習の実行に特化したアナログ・デジタル混在シリコン神経ネットワークチップの開発が、応用研究、産業分野でも進むことが予想される。

• リザバーコンピューティング

リザバー計算のフレームワークをベースに、物質そのものが内包するダイナミクスをコンピューティングに活用するコンセプト（マテリアル知能、in-materio computing、intelligent material）が広まりつつある。日本では大阪大学が欧州、米国と連携し、活動ハブとして取り組んでいる（日本学術振興会研究拠点形成事業「マテリアル知能による革新的知覚演算システム」（2022-2026年度））。

メモリスタのアナログ動作に時間軸上での変化を付与したデバイスに関しては、物理リザバーコンピューティングなどへの応用研究が盛んである。イオン液体1-Butyl-3-methylimidazolium bis (trifluoromethyl

2.3

俯瞰区分と研究開発領域
ICT・エレクトロニクス応用

sulfonyl) amide ([bmim][Tf2N]) にCuを溶かした材料を用いたメモリスティブデバイスにおいては、その価数を制御することでFading特性が変化し、リザバーコンピューティングへの応用可能性が示されている。これらのデバイスの優位性は材料設計の柔軟性にある。時系列信号を低消費電力かつ高速リアルタイム処理することに強みをもつリザバーコンピューティングにおいて、デバイスのFading特性を広く制御できるところにイオン液体の優位性があり、「物理リザバーコンピューティング」分野における新しい潮流となる可能性がある。高いイオン伝導性を持つコバルト酸リチウム (Lithium cobalt oxide: LiCoO_2) 等を用いた新原理コンピューティングに関する研究成果が物質・材料研究機構から多数報告されている。最近では、Protonic programmable resistorsと名付けられたプロトン制御のアナログ型抵抗変化素子も報告されている。新構造を用いた物理リザバーコンピューティングとして、MEMSデバイスを用いた例も発表されるようになってきた。

[注目すべき国内外のプロジェクト]

米国では、2016年に国家AI研究開発戦略計画“The National Artificial Intelligence Research and Development Strategic Plan”が策定され、これを踏まえ2020年末に国家科学技術会議未来の先進コンピューティングエコシステムに関する小委員会が“Pioneering The Future Advanced Computing Ecosystem: A Strategic Plan”を発表している。Post-Moore、post-von Neumannに向けて、ニューロモルフィック計算、生物模倣計算、新しい材料とデバイスの開発、チップデザインからシステムインテグレーションまでのエコシステムの構築を目指したプランを示している。AIデバイス関連の研究開発プロジェクトはDARPAのElectronics Resurgence Initiative (ERI) があり(2017年～)、総額\$1.5 billionと想定されている。ERIでは米国の最先端の電子デバイス技術のサプライチェーン強化を目的としたイニシアティブのもとで、6つの技術に焦点を当てており、脳型コンピューティングに深く関わるのが「エッジデバイス: AI技術ハードウェアに取り込み、推論・意思決定の迅速化」である。複数のプログラムが存在するが、Lifelong Learning Machines (L2M) において、タスクの実行中に学習が可能な革新的なAIアーキテクチャ、機械学習技術の開発を目指している。Wafer Level Systemの研究プロジェクトとして、Cerebras社とアルゴンヌ国立研究所、ローレンス・リバモア国立研究所との共同研究が注目される。プロセス開発に関してTSMCと連携し、資金的にはピッツバーグスーパーコンピューティングセンターと共に、アメリカ国立科学財団から500万ドルの支援を受け、スーパーコンピュータシステムを構築した。インテルのLoihi1/2チップをベースに、自社はもとより世界の100以上イニシアティブを含む研究機関との共同研究(インテル・ニューロモルフィック・リサーチ・コミュニティ: INRC)の活動も注目される。開発用フレームワークLAVAが用意され、より便利な環境で研究が推進されると期待される。

欧州では、2020年2月“White Paper of Artificial Intelligence: A European Approach to Excellence and Trust”を公表している。AIデバイス関連の取り組みとしては、Horizon 2020の下で“AI for New Devices And Technologies at the Edge”プロジェクト、並びにエッジでのデータ処理を行うAIのためのニューロモルフィック技術とハードウェアの研究およびエコシステム構築を狙ったTEMPO (Technologies and hardware for neuromorphic computing) プロジェクト(2019-2023)がある。エッジAIを想定し、ニューロモルフィック・ハードウェアの実装、集積化されたニューロモルフィック・ハードウェアに関するエコシステムの構築を目指している。ベンチマークなども視野に入っており、ホームページの発信力は群を抜いている。ReRAMがAutomotive用途の技術として挙げられている等、大変に挑戦的な事業である。Human Brain Project (HBP) も2021年から第二世代のBrainScaleS-2/ SpiNNaker-2チップに活動の軸を移しており注目される。このうち、SpiNNaker2は最新MPUを用いて高速化、電力効率の改善を図っている。

中国では、2017年7月、国務院が「次世代人工知能発展計画」(AI2030)」を公表し、2030年までのAI発展に関する3段階目標を設定している。重点項目の一つとして「基礎分野(スマートセンサー、ニューラルネット・チップ等)」がある。2030年までにAI理論・技術・応用のすべてで世界トップ水準となり、中

国が世界の“AI革新センター”になる計画（産業規模10兆円）になっている。また、2021年3月に全国人民代表会議が開催され「第14次5ヵ年計画と2035年までの長期目標要綱」が承認され、研究開発で重視する先端7分野の中でAIに関しては重点分野のトップに掲げられている。

韓国では、2019年12月に「AI国家戦略」を発表し、IT強国からAI強国を目指すとしている。2020年10月に産業通商資源部と科学技術情報通信部が「人工知能（AI）半導体産業の発展戦略」を発表し、2030年までにAI半導体の先進国に飛躍するため、（1）世界市場シェアの20%達成、（2）AI半導体企業20社の育成、（3）関連する高度人材3,000人の育成を目標に掲げている。第1ステップとして、人間の脳の働きと仕組みを模倣するNPU（Neural Processing Unit）を開発、第2ステップでは新素子や革新的な設計技術などを融合したニューロモルフィックコンピューティングを開発する計画になっている。官民共同の投資により初期市場を支えるインフラの構築や、AI半導体アカデミー事業などを通じた高度人材の育成を図る。具体的なプロジェクトの情報は見えにくい、大学から提案するニューロモルフィックチップ試作プラットフォームに政府が積極支援しているようである。

日本では、2019年6月に統合イノベーション戦略推進会議が「AI戦略2019」を発表し、人材育成、産業競争力の強化、「多様性を内包した持続可能な社会」のための技術体系の確立、国際的な研究・教育・社会基盤ネットワークの整備、の4つの戦略目標を策定している。また、AI研究開発の全体構成を4領域（1. Basic Theories and Technologies of AI、2. Device and Architecture for AI、3. Trusted Quality AI、4. System Components of AI）に整理し、研究開発を戦略的に推進するとしている。その後、2021年6月に「AI戦略2021～人・産業・地域・政府全てにAI～」、2022年4月「AI戦略2022」にて戦略が更新されており、AIの社会実装や利活用に重きを置いた戦略にシフトしつつある。プロジェクトとしては、NEDO「高効率・高速処理を可能とするAIチップ・次世代コンピューティングの技術開発」（2016～2027年度）が進められている。また、日本学術振興会研究拠点形成事業「マテリアル知能による革新的知覚演算システム」（2022～2026年度）で、デバイス・材料を含めたリザバーコンピューティングの研究開発が進められている。JSTではCREST「Society5.0を支える革新的コンピューティング技術」、さがけ「革新的コンピューティング技術の開拓」が2018年度から開始され、その中で新たなAIチップアーキテクチャの研究開発が行われている。また、2023年度よりALCA-Nextの「半導体領域」および「グリーンコンピューティング・DX領域」において、消費電力を抜本的に削減することを目標にAIチップに関する研究開発が行われている。

（5）科学技術的課題

AIアクセラレータでは、モデルの超巨大化に伴い、重み供給用のメモリサーバ処理（WSE）の扱いが大きな課題になっている。分散学習を含めた高速の重み更新手法が課題である。またシステムの巨大化に伴う空冷及び水冷をどのように行うかが最大の課題として立ちはだかっている。データの軽量化、メモリ混載の技術は依然大きな課題であるが、新しい性能改善の手法（例えば「オンチップモデル構築技術」）の開拓が課題である。また、エッジの現場環境をリアルタイムで反映する学習機能を取り込むことがAI普及のための喫緊な検討課題になりつつある。現在、エッジAIでの学習機能は確立されていないが、学習を具備することで本来のAIの知性が引き出され人々の生活に密着したAI文化が普及すると期待される。

コンピュータインメモリでは、アナログCIMの不安定性により認識率等の精度劣化を引き起こすが、この改善が大きな課題である。ただし、深層学習モデルのサイズでデジタルs-CIM、アナログs-CIM、nv-CIMである程度の棲み分けが出来つつある。本来大きなモデルでこそその長が引き出せるnv-CIMとは矛盾した棲み分けとなっており、nv-CIMでの安定化が課題である。また、不揮発性やアナログ-CIMのもつ不安定さを許容もしくは利用する学習・推論のアルゴリズム（例えば、Stochastic computing、Approximate computing）や、教師データが少ない時に効果のある未学習を判定可能な不確実性（Uncertainty Qualification）検知といったStochastic性を利用した応用の開拓も課題である。

ニューロモルフィックチップでは、依然として人間の脳とAIの性能差は歴然としており、脳科学での脳機能

2.3

俯瞰区分と研究開発領域
ICT・エレクトロニクス応用

の解明が課題である。スパイキングニューラルネットワークについては、学習機能を含めてその高性能化の実証が課題である。実装技術面での重要課題の一つは、シナプス荷重の値を保持するアナログメモリデバイスの開発である。ReRAM、MRAM、PCMなどの新型不揮発性メモリデバイスをアナログメモリとして利用する研究が行われているが、集積度、書き換え回数、書き換えに必要なエネルギーの面で一長一短であり、新しいデバイスの開発を含めて、さらなる研究が必要である。また、不揮発性メモリデバイスをアナログメモリとして利用する場合、数日から数週間単位で、記録された値がドリフトしていくため、これを補正する技術、あるいは、計算理論側で対応する技術の開発が中長期課題である。回路の低電力化も重要課題の一つである。特に低電圧化による低電力化が有効であり、デジタル回路実装では、200–500mV程度の電源電圧で動作するサブスレッショルドロジックが使われるようになってきているが、アナログ・デジタル混在回路においては、低電圧化を進めていくとゆらぎや物理ノイズの影響を無視できなくなるので注意が必要である。一方、脳の電気活動は100mVを切る程度の振幅であり、脳マイクロサーキットではノイズを利用した情報処理が行われていると考えられている。このようなゆらぎやノイズを利用する情報処理原理を明らかにし、それを適用することは中長期課題である。さらに、ローカルな情報のみを用いた学習則、それを補う神経修飾物質の動作原理などを明らかにし、それらを基に高度な知的情報処理を効率的に実行するための計算原理を構築していく必要がある。これには、実験脳科学や理論の研究者などとの密接な連携研究が必須である。

リザバーコンピューティングでは、リザバーの最適設計法の確立、現行の学習方法（線形・リッジ回帰、オンラインFORCE学習など）を超える学習方法の新規開拓が課題である。リザバーコンピューティングの実装や工学的応用に関する研究自体は今後も自然に進んでゆくと考えられるが、それ以外のアプローチが極めて少ないことが問題である。

（6）その他の課題

この分野の発展のためには、デバイスから、回路システム、理論脳科学、実験脳科学に渡る幅広い分野間連携研究が必須である。異分野の研究者間での共同研究が促進されているものの、お互いの研究分野に関する理解が浅いまま進む場合が多く、真に融合的な研究は数が限られている。特に本分野の研究を効率的に推進するためには、複数分野にわたる理解をもつ研究者の育成が必須であり、包括的に教育できる体制が望まれる。長期的な視点では、大学及び大学院教育において、学科・研究科の垣根を越えて、生物、数理、回路、デバイスを融合的に学習できる教育制度の構築が期待される。

地政学的問題の顕在化にともない、日本の経済安全保障の視点が重要になっており、脳型AIアクセラレータに関係する「先端コンピューティング技術」および「マイクロプロセッサ・半導体技術」が特定重要技術20分野に指定されている。このため、脳型に限らずコンピュータハードウェア産業の核心となる半導体プロセス技術の自国保持は必須となってきている。経産省を中心に我が国にも先端半導体製造会社（Rapidus）や先端半導体プロセス技術の研究開発を行う研究組織・研究拠点（LSTC：技術研究組合最先端半導体技術センター）が2022年に作られたが、AIチップの研究開発においてもそのような最先端のプロセスを保有する施設を利用して、性能的にも世界と戦えるAIチップの作製ができるようにすることが望まれる。ここ数年のISSCCやVLSIシンポジウムなどの国際学会では、米国を初め、中国、韓国、台湾からの先進的なプロセスを用いたAIチップの研究開発が増加しており、これらの国に負けられないような研究開発力・技術力を保持し、有志国とWin-Winの協力関係を築くためにも、先端プロセスを用いた研究開発ができる環境整備と、研究開発を支援するファンディングが必要である。

脳型コンピューティングデバイスの特性評価に関しては、IECにてデジュール標準としてそのプロトコルが開発されている。このような活動に対して日本のプレゼンスを示してルールメーカーとなることも重要な課題である。研究開発だけでなく、これら国際標準・業界標準をリードしていく活動への国の支援も期待される。

2.3

俯瞰区分と研究開発領域
ICT・エレクトロニクス応用

(7) 国際比較

国・地域	フェーズ	現状	トレンド	各国の状況、評価の際に参考にした根拠など
日本	基礎研究	○	→	- デバイス開発は、東北大を中心にスピントロニクスデバイスの開発が継続的に進んでいる。回路開発は、東大、九工大のグループが中心となって研究を進めている。 - 高イオン伝導性新材料を用いたAIデバイス動作実証などの研究発表が継続的に行われている。 - 物理系1/fゆらぎの知見、位相同期現象の数理など非線形ダイナミクス研究の重要な基盤を築いており、世界的にも認知されている。
	応用研究・開発	△	→	- NM Core（PFN）、回路構成モデル（東工大）、MRAM実用研究（東北大等）、半導体エネ研（IGZO FET）での開発での貢献あるも世界的には動きは小さい。 - 集積化メモリスティブデバイスの研究成果発表件数が減少傾向にあるが、メモリスティブデバイスを用いたニューラルネットワーク研究に関しては優れた成果発表がある。
米国	基礎研究	◎	→	- 回路開発に関して、Stanford大が中心となって、Braindropチップの開発が進んでいる。 - サンディア、アルゴンヌ、ローレンス国立研究所等と全国的に脳科学・ニューロモルフィックの基礎研究の裾野は広い。 - Intel社（Loihi2）がニューロモルフィック工学を推進、INRC活動で世界の活動を牽引している。 - 新材料メモリスティブデバイスの研究開発、集積化メモリスティブデバイスを用いた新しいアーキテクチャの研究開発等が盛んに行われている。 1980年代より自然界や生物を中心とした非線形現象・機能の発見と理解に大きな役割を果たし、現在もその基盤がある。
	応用研究・開発	◎	→	- Intel社がLoihiチップの開発を継続している。IBM社がTrueNorthの後継となるNorthPoleを開発している。 - Google社（TPU4-5）/Cerebras社（WSE2）等で応用研究がなされている。 - s-CIMではプリンストン・ミシガン大学（s-CIM）、アリゾナ大学、GaTech社、スタンフォード大学（nv-CIM）、Mythic社（NORフラッシュ）他、さらにチップ応用ではBrainChip社等極めて活発である。 - メモリスティブデバイス応用を進めるスタートアップが創業され、活動を続けている。
欧州	基礎研究	◎	→	- ドイツ、スイス、イギリスのグループがそれぞれシリコン神経ネットワークチップの後継版を開発中。 - HBP（独・英）、チューリッヒ大学（+仏・伊）の2極を中心とした基礎研究を行っており極めて活発である。 - メモリスティブデバイスの信頼性向上など、基礎研究と応用研究・開発をつなぐ研究開発が活発に進められている。 1980年代当初より確率共鳴や雑音誘起遷移などの非線形ダイナミクス、確率ダイナミクスの理論研究が非常に強い。 - Neuromorphic Computingのロードマップが欧州中に作成されている。
	応用研究・開発	◎	→	- IMEC/KU-Leuven、IBM社（PCM）、GreenWave社（MRAM）による実用化の研究活動、Graphcore社（英）/ST社（仏）、GAP9社（仏）/DYNAP社（ス）による製品化開発など幅広く行っている。 - 産学コンソーシアムが機能し、AIチップのテーブアウト等がリリースされている。 - 自然・生物系非線形現象を電子デバイスやナノデバイスで発現させる例が多い（スウェーデン、独、蘭）。物理リザーバー計算系を化学、固体材料それぞれの特徴を利用し実装する（蘭、ポーランド）。EU国内間で連携し基礎と応用をうまく分業している。

中国	基礎研究	○	↗	・ニューロモルフック領域でチューリッヒ大学と共同研究を行っている。CASもこの地域との結びつきが強い。 ・メモリスタ関連の研究成果発表が極めて多い。 ・AIにかかわらず自然・生物系非線形現象に関わるテーマを広く扱っており、定常的に続けられている。数理モデルやシミュレーションベースの研究が多い。
	応用研究・開発	○	↗	・アリババ社（クラウド）、Hi-Sense社（モバイル）や、北京大/清華大/CAS/他全国的にAIアクセラレータ応用研究活動は全方位的に極めて活発になっている。 ・フラッグシップ国際会議での発表件数が増えており、メモリスティブデバイスの不揮発性メモリ応用に関する研究成果発表も増えている。
韓国	基礎研究	△	↗	・ニューロモルフィック領域での活動は見えていない。 ・メモリスティブデバイスの不揮発性メモリ応用に関する学術的成果の発表は継続的に行われている。
	応用研究・開発	○	↗	・KAIST、Samsung社でのAIアクセラレータ関連の応用研究は極めて活発で貢献も大きい。モバイル応用よりである。 ・一時期、Samsung社からの発表件数が減っていたが、CiMの研究開発が盛んになってきたここ数年においては、以前と同様の発表件数になっている。 ・自然現象・生物機能デバイスの観点ではアクティビティがほとんどないものの、DL型AIチップ研究開発に多くのリソースが割り振られている。政府の支援を受けてバックエンドでNeuromorphicデバイスを実装可能なCMOSプロセスが提供されている。
台湾	基礎研究	△	↗	・ニューロモルフィック領域での活動は見えていないが、AIアクセラレータに関する論文が増加している。 ・メモリスティブデバイスの不揮発性メモリ応用に関しては台湾、インド、シンガポールなどからの発表件数が増えている。
	応用研究・開発	○	↗	・国立清華大、交通大、TSMC社、Macronix社等でのSRAM/揮発性アクセラレータ/IP関連の応用研究は極めて活発で貢献も大きい。

（註1）フェーズ

基礎研究：大学・国研などでの基礎研究の範囲

応用研究・開発：技術開発（プロトタイプの開発含む）の範囲

（註2）現状 ※日本の現状を基準にした評価ではなく、CRDSの調査・見解による評価

◎：特に顕著な活動・成果が見えている

○：顕著な活動・成果が見えている

△：顕著な活動・成果が見えていない

×：特筆すべき活動・成果が見えていない

（註3）トレンド ※ここ1～2年の研究開発水準の変化

↗：上昇傾向、→：現状維持、↘：下降傾向

参考・引用文献

- 1) Dennis V. Christensen, et al., “2022 roadmap on neuromorphic computing and engineering,” *Neuromorphic Computing Engineering* 2, no. 2 (2022) : 022501., <https://doi.org/10.1088/2634-4386/ac4a83>.
- 2) Abhinav Parihar, et al., “Vertex coloring of graphs via phase dynamics of coupled oscillatory networks,” *Scientific Reports* 7, no. 1 (2017) : 911., <https://doi.org/10.1038/s41598-017-00825-1>.
- 3) Matthew Dale, et al., “Reservoir computing in materio: A computational framework for in materio computing,” in *2017 International Joint Conference on Neural Networks (IJCNN)* (IEEE, 2017), 2178-2185., <https://doi.org/10.1109/IJCNN.2017.7966119>.
- 4) Rohit Batra, Le Song and Rampi Ramprasad, “Emerging materials intelligence ecosystems

- propelled by machine learning,” *Nature Reviews Materials* 6 (2021) : 655-678., <https://doi.org/10.1038/s41578-020-00255-y>.
- 5) J. Schemmel, et al., “A wafer-scale neuromorphic hardware system for large-scale neural modeling,” in *2010 IEEE International Symposium on Circuits and Systems (ISCAS)* (IEEE, 2010), 1947-1950., <https://doi.org/10.1109/ISCAS.2010.5536970>.
 - 6) J. Göltz, et al., “Fast and energy-efficient neuromorphic deep learning with first-spike times,” *Nature Machine Intelligence* 3 (2021) : 823-835., <https://doi.org/10.1038/s42256-021-00388-x>.
 - 7) Steven K. Esser, et al., “Convolutional networks for fast, energy-efficient neuromorphic computing,” *Proceedings of the National Academy of Sciences U S A.* 113, no. 41 (2016) : 11441-11446., <https://doi.org/10.1073/pnas.1604850113>.
 - 8) Alexander Neckar, et al., “Braindrop: A Mixed-Signal Neuromorphic Architecture With a Dynamical Systems-Based Programming Model,” *Proceedings of the IEEE* 107, no. 1 (2019): 144-164., <https://doi.org/10.1109/JPROC.2018.2881432>.
 - 9) Saber Moradi, et al., “A Scalable Multicore Architecture With Heterogeneous Memory Structures for Dynamic Neuromorphic Asynchronous Processors (DYNAPs),” *IEEE Transactions on Biomedical Circuits and Systems* 21, no. 1 (2018) : 106-122., <https://doi.org/10.1109/TBCAS.2017.2759700>.
 - 10) Ashish Gautam and Takashi Kohno, “An Adaptive STDP Learning Rule for Neuromorphic Systems,” *Frontiers in Neuroscience* 15 (2021) : 74116., <https://doi.org/10.3389/fnins.2021.741116>.
 - 11) Steve B. Furber, et al., “The SpiNNaker Project,” *Proceedings of the IEEE* 102, no. 5 (2014) : 652-665., <https://doi.org/10.1109/JPROC.2014.2304638>.
 - 12) Garrick Orchard, et al., “Efficient Neuromorphic Signal Processing with Loihi 2,” in *2021 IEEE Workshop on Signal Processing Systems (SiPS)* (IEEE, 2021), 254-259., <https://doi.org/10.1109/SiPS52927.2021.00053>.
 - 13) Christian Pehle, et al., “The BrainScaleS-2 Accelerated Neuromorphic System With Hybrid Plasticity,” *Frontiers in Neuroscience* 16 (2022) : 795876. <https://doi.org/10.3389/fnins.2022.795876>.
 - 14) Thomas Bohnstingl, et al., “Biologically-inspired training of spiking recurrent neural networks with neuromorphic hardware,” in *2022 IEEE 4th International Conference on Artificial Intelligence Circuits and Systems (AICAS)* (IEEE, 2022), 218-221., <https://doi.org/10.1109/AICAS54282.2022.9869963>.
 - 15) Azalia Mirhoseini, et al., “A graph placement methodology for fast chip design,” *Nature* 594, no. 7862 (2021) : 207-212., <https://doi.org/10.1038/s41586-021-03544-w>.
 - 16) Kazutoshi Hirose, et al., “Hiddenite: 4K-PE Hidden Network Inference 4D-Tensor Engine Exploiting On-Chip Model Construction Achieving 34.8-to-16.0TOPS/W for CIFAR-100 and ImageNet,” in *2022 IEEE International Solid- State Circuits Conference (ISSCC)* (IEEE, 2022), 1-3., <https://doi.org/10.1109/ISSCC42614.2022.9731668>.
 - 17) Ping-Chun Wu, et al., “A 28nm 1Mb Time-Domain Computing-in-Memory 6T-SRAM Macro with a 6.6ns Latency, 1241GOPS and 37.01TOPS/W for 8b-MAC Operations for Edge-AI Devices,” in *2022 IEEE International Solid- State Circuits Conference (ISSCC)* (IEEE, 2022), 1-3., <https://doi.org/10.1109/ISSCC42614.2022.9731681>.

- 18) Hidehiro Fujiwara, et al., “A 5-nm 254-TOPS/W 221-TOPS/mm² Fully-Digital Computing-in-Memory Macro Supporting Wide-Range Dynamic-Voltage Frequency Scaling and Simultaneous MAC and Write Operations,” in *2022 IEEE International Solid- State Circuits Conference (ISSCC)* (IEEE, 2022), 1-3., <https://doi.org/10.1109/ISSCC42614.2022.9731754>.
- 19) Seungchul Jung, et al., “A crossbar array of magnetoresistive memory devices for in-memory computing,” *Nature* 601, no. 7892 (2022) : 211-216., <https://doi.org/10.1038/s41586-021-04196-6>.
- 20) Hiroshi Sato, et al., “Memristors With Controllable Data Volatility by Loading Metal Ion-Added Ionic Liquids,” *Frontiers in Nanotechnology* 3 (2021) : 660563., <https://doi.org/10.3389/fnano.2021.660563>.
- 21) Kazuya Terabe, Takashi Tsuchiya and Tohru Tsuruoka, “Solid state ionics for the development of artificial intelligence components,” *Japanese Journal of Applied Physics* 61 (2022) : SM0803., <https://doi.org/10.35848/1347-4065/ac64e5>.
- 22) Takehiro Mizumoto, et al., “Mems Reservoir Computing Using Frequency Modulated Accelerometer,” in *2022 IEEE 35th International Conference on Micro Electro Mechanical Systems Conference (MEMS)* (IEEE, 2022) : 487-490., <https://doi.org/10.1109/MEMS51670.2022.9699777>.
- 23) 竹村拓樹他「10P2-SS3-6 MEMS振動子アレイの動的応答を利用した時系列信号処理」第38回「センサ・マイクロマシンと応用システム」シンポジウム (2021年11月9-11日) , https://sensorsymposium.org/2021/index_j.php, (2022年12月27日アクセス) .
- 24) Hiroaki Akinaga, et al., “Memristive Materials, Devices, and Systems,” *Japanese Journal of Applied Physics* 61 (2022) : SM0001., <https://doi.org/10.35848/1347-4065/ac8b19>.

2.3

俯瞰区分と研究開発領域
ICT・エレクトロニクス応用