2.5.1 計算方式

(1) 研究開発領域の定義

これまでコンピューターはムーアの法則に支えられ、着実な性能向上を果たしてきたが、そのムーアの法則に限界が見えてきたことや、人工知能に代表されるように計算対象や求められる機能・性能にもこれまでと違う変化が現れてきた。特に、人工知能での応用においては、従来のプログラムを順々と処理する逐次型計算処理ではなく、積和演算などを大規模に並列に処理することが必要になる。また、IoTエッジデバイスでAIの学習・推論を実行するには、従来に比べて桁違いに電力効率が高いデータ処理と記憶が求められている。以上のような新しい要請を実現するために、新たな計算方式が求められている。本研究開発領域においては、新たな計算方式に関する動向を把握し、研究開発課題を俯瞰する。

(2) キーワード

インメモリー・コンピューティング、メモリー・セントリック・コンピューティング、データ・セントリック・コンピューティング、ストキャスティック・コンピューティング、ニューロモーフィック・コンピューティング、アプロキシメイト・コンピューティング、リザバー・コンピューティング

(3) 研究開発領域の概要

「本領域の意義〕

1.5年ごとに集積回路のトランジスタ数が2倍になるというムーアの法則に従って、コンピューターは1970年代から順調にその性能を向上してきた。しかし、2000年代前半からクロック周波数の伸びが鈍化し、集積率の向上にも陰りが見られるようになってきた。また、消費電力についても限界に近づき、これまでのような性能向上が困難になってきた。

一方で、人工知能、特にニューラルネットワークにおいては、膨大なデータを大規模なネットワークで学習する必要があり、コンピューターの性能向上への要求はますます高くなっている。2010年までは機械学習で必要とされる計算量は2年で2倍の伸びを示していたが、2010年以降は大規模なニューラルネットワークが導入され、3.4カ月で2倍の計算量を必要とするようになってきている。

また、IoTで使用される端末の中には、大きさや電力などの制限が厳しい場合もある。

そこで従来のフォンノイマン型を基本とするコンピューティングだけではなく、本研究開発領域で示す、新たな計算方式によって、今後も継続的に性能を向上するとともに、2050年までに実現すべきカーボンニュートラルに向けて、極低電力化や省電力化を実現することによって、さまざまな応用への展開が期待されている。

[研究開発の動向]

これまでフォンノイマン型の汎用コンピューティングが主流であったが、それでも特定の用途に向けてはそれぞれに適した処理方式の研究開発が行われてきた。プロセッサーに関しては、「2.5.2プロセッサーアーキテクチャー」の節に詳しいが、1980年代には通信用の信号処理や画像処理専用のプロセッサーが開発され、特定の市場を形成したこともある。また、グラフィックス処理用のGPUは行列の積和演算に特化していることから、機械学習にも応用され、現在非常に多く使われるようになっている。

プロセッサーにおける実装の形態に関わらず、新たなコンピューティングの研究開発も進められてきた。例えば、プロセッサーを中心とするコンピューティング(プロセッサー・セントリック・コンピューティング)だけでなく、メモリーを中心とするコンピューティング(インメモリー・コンピューティング、メモリー・セントリック・コンピューティング、あるいはデータ・セントリック・コンピューティング)の研究が進められている。AIの膨大なデータの学習やIoTエッジデバイスにおける極低電力なデータ処理では、計算(プロセッシング)よりもデータの記憶・移動に要する時間がボトルネックとなる。特に、SRAM、DRAMのみならず磁気メモリー

(MRAM)、抵抗変化型メモリー(ReRAM)、相変化メモリー(PCRAM)、強誘電体 FET(FeFET)といった高速な不揮発性メモリーに情報記憶のみならず、情報処理の機能を具備することによって、AIの積和演算を超並列・超高エネルギー効率で実行することができる。

この他にも、ゆらぎや非厳密性を許容するストキャスティック・コンピューティングや生体の情報処理を模倣したニューロモーフィック・コンピューティングなども盛んに研究されるようになっている。

(4) 注目動向

[新展開・技術トピックス]

インメモリー・コンピューティング

AIの膨大な学習などを実行する際に超並列で積和演算を実行する計算機として、GPUやCMOSベースのアクセラレーターが活用されている。しかし、これらのアクセラレーターは膨大な電力を消費するため、導入コストのみならず電力コスト(空調も含めて)が膨大になっている。通信ネットワークの末端であるエッジにおいてAIの学習・推論を低電力に実行するインメモリー・コンピューティングが注目されている。ニューラルネットワークの重み(パラメーター)をReRAM、MRAM、PCRAM、SRAM、FeFETなどメモリーのコンダクタンスとして記憶する。入力電圧と重みの乗算の結果はオームの法則によってメモリー素子を通じて流れる電流として出力される。これらの電流をキルヒホッフの法則に従って加算することで、積和演算を超並列で行うことができる。このような非常に単純な素子で積和演算を実行することで、IoTエッジ向けに極低電力動作も可能となる。

現状のGPUやCMOSアクセラレーターではメモリー、DRAMを3次元に積層したHBM(High Bandwidth Memory)を近接に実装することで高速化・低電力化を図っている。近い将来、アクセラレーターの演算素子と大容量メモリーを一つのチップに混載し、演算素子とメモリーをチップ上で近接に配置する、ニアメモリー・コンピューティングが実現すると予想される。インメモリー・コンピューティングはその先にある技術であり、まだ克服すべき問題があるものの、特にIoTエッジデバイスやモバイル端末に向けて、究極の低電力化および高速化を実現できると期待されている¹⁾。

インメモリー・コンピューティングで将来、本質的に解決すべき問題としては、メモリーが大容量化、並列処理が増えるにつれて、電流センスの問題が顕在化すると予想される。バイポーラトランジスタや NMOS 回路から CMOS 回路に遷移したように、電流駆動の回路方式には、おのずと限界があると予想される。 FeFET を利用した電圧駆動のインメモリー・コンピューティングが提案されているが²⁾、今後、インメモリー・コンピューティングの回路方式の検討が必要と考えられる。

ソフト・ハード統合とヘテロジニアス・インテグレーション

インメモリー・コンピューティングに関する論文は集積回路や電子デバイスのトップ学会、ISSCC、IEDM、VLSI Symposium などで数多く発表されているのみならず、CAD・コンピューターアーキテクチャーの学会 DAC、DATE、ASP-DAC などでも数多く発表されている。これはニューラルネットワークを効率的にインメモリー・コンピューティング回路にマッピングするには、ニューラルネットワークのアルゴリズム、マッピング 手法、回路デバイスの全体最適化が必要だからである 3)。そのためのソフト・ハード統合評価ツールも積極的 に開発されている $^{4),5),6}$)。また、画像認識、音声認識、自然言語処理などのAI 処理の $^{7-9}$ 割のタスク(積和演算)にはインメモリー・コンピューティングが有効なものの、活性化関数の計算やバッチ正規化といったこまごまとした処理は、汎用CPUの方が優れている。すなわち、インメモリー・コンピューティングが実用化した場合も、汎用CPUとの「ヘテロジニアス・インテグレーション」となると考えられる $^{7),8}$)。

アプロキシメイト・コンピューティング

コンピューターが開発されて以来現在まで、例えば大陸間弾道ミサイルの軌道を計算することにコンピュー

ターが使われているように、計算にエラーが許されず、「正確な計算」を実行することが求められた。データを記憶するメモリー、ストレージにも同様に正確さが求められ、微細化などによりメモリーにエラーが生じる場合には、ECC(誤り訂正符号)を掛けることでエラーを修正した。しかし、集積回路では精度、性能、電力、コストなどの間にトレードオフがある。このような「正確な答え」を求める従来のコンピューティングに対して、画像認識、物体認識、音声認識、検索などの統計的機械学習応用では、(ある程度の不正確さ、エラーを許容して)おおよその答えを求めるアプロキシメイト・コンピューティングが注目されている。そもそも、人間が実際に行う画像や音声の認識も「100%の正確さ」が求められているわけではないので、コンピューターにも100%の正確さを求めないことも妥当と考えられる。LSIの精度の多少の低下・エラーを許容する(最終的なアプリケーションレベルでの精度は確保しつつ)ことで、高速化・低電力化を図ることが重要になっている。

インメモリー・コンピューティングでは、メモリーのコンダクタンスとしてニューラルネットワークの重みを記憶するため、メモリー書き込み時の非線形性やばらつき、データ保持中やリード時のディスターブによるコンダクタンス変化が(既存のデジタルメモリーでは)問題になりかねない。しかし、AI応用では、数%程度のメモリーの非線形性、エラー、ばらつきは最終的な認識精度の問題にならないことが示されている⁹⁾。

ストキャスティック・コンピューティング

ストキャスティック・コンピューティングとは、アプロキシメイト・コンピューティングの一種で、論理回路で確率的な計算を行うことによって計算結果の正確さと引き換えに計算時間の短縮や低消費電力化を実現する。概念は1960年代 10)からあり、国内外でニューラルネットワークに適応した研究は多数あるものの、実用化にまでは至っていない。2000年初頭、ベイズの定理の計算に適した回路構成法が見つかり、米国を中心に LDPC decodingへの応用が活性化し 11)、SSDのBCH置換の動きなどもあったが、超高速化には不向きのためその活動は縮小した。演算器を極めて少ない素子で表現できるため、超並列演算が可能になるが、できる演算はニューラルネットワーク、LDPC decoding などに限られる。ロジック素子があれば実現可能で、現在はCMOSデジタルだけであるが、CMOSに限った技術ではなく、ロジック応用可能な ERD(Emerging Research Device)も候補に含まれる。ニューラルネットワークなどのAI適用は限定的であったが、近年大きなブレークスルーがあり、推論のみならず、学習も SGD(Stochastic Gradient Descent, 確率的勾配降下法)は可能になった 12)。課題は、メモリーと界面(通常演算と確率演算のインターフェース)のオーバーヘッドが大きいことである 13)が、メモリーについては解決されつつある 14)。その他の課題は、適用範囲の探索であり、AIだけでなく、結果にある程度ゆらぎがあっても問題ないアプロキシメイト・コンピューティングの一部などが候補になる。

ニューロモーフィック・コンピューティング

脳を抽象化した計算機として捉えるのではなく、可能な限りそのあるがままの姿、構造、機能(の一部)を模倣して行う計算 $^{15)}$ 。広義には、スパイキング・ニューラルネットワーク $^{16)}$ や後述のリザバー・コンピューティングも含まれるが、それらにおいては模倣の度合いは、年々減ってきている。現在のニューロモーフィック・コンピューティングと冠する研究開発のほとんどは、アナログシナプスの積和演算と重み保持を行う不揮発クロスバーアレイ $^{17)}$ のことを差す。アナログシナプス単体のSTDP(Spike-Timing-Dependent Plasticity、スパイクタイミング依存可塑性)特性を模する研究 $^{18)}$ も多いが、同じ事は現行 AI でもできてしまうため、それが役に立つ有効な応用先はまだ見つかっていない。脳神経系がスパイクを採用しているのは、ノイズ経路における S/N 確保のため「だけ」かもしれないという意識が共有されつつある。タイミングが重要な事例(STDPなど)も多数あるが、スパイクタイミングを有効利用できる「計算方法」そのものは、ニッチなもの(運動制御 19)、音声分離 20 など)を除いて、見つかっていない。2013 年頃までは生物のゆらぎの利用法に学び、半導体のゆらぎを味方に付けるような計算法が ITRS 2013 21)においてまとめられたが、その後実用化への発展の兆しはない。不揮発クロスバーアレイ関係の研究ではなく、本来の意味でのニューロモー

フィック・コンピューティングを追求しているのは、スイス(ETH)、米国(Stanford)、日本(東大・北大)、フランスが主である。後述するリザバー・コンピューティングや、近年のAIにおける宝くじ仮説²²⁾は、本来のニューロモーフィック・コンピューティングの思想に親和性がある。

リザバー・コンピューティング

RNN (Recurrent Neural Netwaork) の代替技術である。ネットワークが一層であるため、学習が軽い という特徴がある。物理的に存在するもの(材料)を計算媒体として使えるため、材料・デバイス分野でアナ ログ素子として使えるか探索研究が進んでいる²³⁾。リザバーは、Echo State Property (ESP) と呼ばれる性 質²⁴⁾、つまり入力の伝達と非線形作用、入力の忘却、および入出力の再現性を持つものであれば、ある意味 なんでもよい。 \mathcal{H}^{23} 、スピン 23 、軟体(生体やゴムのような柔らかいもの)、分子 24 、アナログ回路 25 ・デ バイス 26 、デジタル($FPGA^{27}$)などが使われる。リザバーはセンサーを兼ねてもよい。例えば、自動車の タイヤは一種の歪みセンサーであり、地面の凹凸などの外力が入力として与えられたことによりタイヤに歪み が発生するとそれが全体に伝わり(入力の伝達と非線形作用)、外力がなくなれば歪みもなくなる(入力の忘却)。 その再現性が良い場合、タイヤ自体がリザバー兼センサーとして機能する²⁸⁾。一方で、リザバーの学習器とし ての専用ハードウェアやアクセラレーターの研究はさほど進んでいない(FPGA実装のみ²⁹⁾)。応用は、学習・ 推論が軽いため、主にエッジでの異常検知、時系列予測、分類タスクが主。アナログCMOSリザバー、また は性能はあまり出ないがデジタル(FPGA)リザバーが実用化に一番近いため、その応用が注目されている。 課題は、現在はヒューリスティックに頼っているリザバーの最適設計法の確立、および現行の学習方法²³⁾で ある線形・リッジ回帰(バッチ)学習、オンライン FORCE (First-Order Reduced and Controlled Error) 学習などを超える学習方法の確立である。国際的には、オランダ・米国はデバイス・応用色が強く、日本は 化学・材料関係の研究者が多く、理論が強い。

[注目すべき国内外のプロジェクト]

日本ではAI応用などに向けた新しいコンピューティングの国家プロジェクトとして、2020年度からJST CREST「情報担体を活用した集積デバイス・システム」、JST さきがけ「情報担体とその集積のための材料・デバイス・システム」、NEDO「高効率・高速処理を可能とするAIチップ・次世代コンピューティングの技術開発事業」が実施されている。しかし、これらのプロジェクトも2027年には終了することになっている。上記の大きな問題を解決するために十分な政府研究開発投資が行われているとは言いがたく、より一層の強化が必要である。

本村らは、科研費基盤研究 S, 2018-2022 年度 "知能コンピューティングを加速する自己学習型・革新的アーキテクチャ基盤技術の創出"³⁰⁾ において、DNNアーキテクチャー、DNNの画像処理応用、リザバー計算、確率的コンピューティングに関する研究を進めている。

松本らは、"マテリアル知能による革新的知覚演算システムの構築プロジェクト"³¹⁾ において、物質・材料に内在する神経型演算機能を原子・分子論から明らかにして「マテリアル知能」と 呼べる新しい分野横断的 学術領域を創出するとともに、ロボットなどへの実装を目指している。

ニューロモーフィック・コンピューティングにより、省電力化や処理速度の向上を実現しようと、"未来共生社会にむけたニューロモルフィックダイナミクスのポテンシャルの解明"³²⁾ においては、神経生理学的な知見、工学的な応用を可能にするモデル化の理論研究、実装のためのハードウェアアキテクチャーを中心とするデバイス研究を進めようとしている。

これまでコンピューティングの性能向上を支えてきたムーアの法則の終焉を迎え、コンピューティングを根底からすべて考え直そうという動きが IEEE の Rebooting Computing Initiative である。材料、デバイス、システム、アーキテクチャー、言語など多くの領域の専門家が集い、コンピューティングの将来を模索している。2016年からは国際会議を開催し、さまざまなコンピューティングに関する議論が行われており、そこでは特

に異分野間の交流が推奨されている。

欧州においては HORIZON2020 において、Advanced Computing というトピックを設定し、2014 年から研究提案を募集し、現在までに30 以上のプログラムが実施された。低電力プロセッサー、フォグコンピューティング、ディープラーニングの学習アルゴリズムなど多岐にわたる研究が推進されている。2015 年から2017 年の間に開始されたプロジェクトへの投資金額は総額 1 億 5000 万ユーロに達する。2021 年から開始されたHorizon Europe においても、Digital and Industry というクラスタの中に Advanced Computing and Big Data という領域を設け、ハイパフォーマンス・コンピューティング、ビッグデータおよび ICT における低炭素化などに関する研究開発が行われている。

(5) 科学技術的課題

インメモリー・コンピューティングはAIの学習・推論を低電力に実行することができるため、この研究を強力に推進することが必要である。鍵となるのはメモリー素子だが、メモリー素子の能力を最大限に発揮させるためには、メモリーハードウェアの研究開発だけでは不十分であり、機械学習アルゴリズム・機械学習のネットワークのインメモリー・コンピューティングへのマッピングなど全体最適化したコンピューティング技術の研究開発が必須であり、上記のように世界中で、ハード技術者・研究者のみならずソフト技術者・研究者も精力的に研究を行っている。ハード・ソフトの統合は一つの企業、単独の研究機関・大学では行うことは難しく、分野のレイヤーをまたいだ複数の産学の連携が必要になる。

ストキャスティック・コンピューティングにおいては、現行の類似研究・技術(ゆらぎや非厳密性を許容、 または活かすコンピューティング技術)は、まだ特定の計算問題に特化したものであり、それらを俯瞰し、非 厳密計算を厳密解に定量的に近づける理論構築とその実証が必要である。

従来のニューロモーフィック・コンピューティングの基本コンセプトは、脳の「構造」に学んで構成した人工物への機能付与であった。脳の構造は、その構成要素(主に神経膜などの生物(なまもの))由来であるとも考えられ(だからスパイクで情報が表現される)、もし構成要素が別物(例えば固体)であったとするならば、全く違う構成になることが予測される。そのため、脳の構造を模倣するのではなく、「基本機能」を模倣する新たなニューロモーフィック・コンピューティングのアプローチが出てきている(まだ組織的には行われていない)。脳の基本機能は予測誤差の能動的最小化であり、その統一原理(自由エネルギー原理)に関する研究が神経科学分野においてホットである。その自由エネルギー関数を物質(または回路)のエネルギー関数と対応付ける設計ができれば、脳の基本機能を模する物質(または回路)ができる。ただし、自由エネルギー原理は多くの研究者(特に回路系、材料デバイス系)にとって難解なものであり、今のところ自由エネルギー原理と物質(回路)をつなげる研究の流れはできていない。このような流れを作ることが課題である。

リザバー・コンピューティングにおいては、今後の課題として、リザバーの最適設計法の確立、学習則の新規開拓が必要となる。その実装や工学的応用に関する研究自体は今後も自然に進んでゆくと考えられるが、それ以外のアプローチが極めて少ないことが問題である。ところで、脳の一部はリザバーとして機能している可能性がある。その部分を人工リザバーで置き替えて(脳に人工リザバーを埋め込んで)、推論や予測能力を向上させるための環境構築が進んでいる。この場合、この人工リザバーを使って学習するのは脳であり、上述の人為的な学習則の開拓は不要となる。そのためのBCI(Brain-Computer Interface)技術の研究開発を推進することが必要である。

(6) その他の課題

ハード・ソフトを統合・全体最適化したコンピューティング技術の研究開発では、分野のレイヤーをまたい だ複数の産学の連携が必要になる。ハードが強い日本を活かすことができる将来有望な分野と考えられる。

(7) 国際比較

国・地域	フェーズ	現状	トレンド	各国の状況、評価の際に参考にした根拠など
日本	基礎研究	0	\rightarrow	・材料・物性の研究(磁性体など)は伝統的に強いが、回路・アーキテクチャー分野では国際会議などでもプレゼンスが落ちている。
	応用研究・開発	Δ	\rightarrow	・上記のように、応用研究に位置付けられる、回路・アーキテクチャー 分野ではプレゼンスが落ちており、強化が必要である。
米国	基礎研究	0	\rightarrow	・DARPAの支援を受けてStanford、MITなどの主要大学が、材料・物性から回路・アーキテクチャーまで全体統合を行っている。
	応用研究・開発	0	\rightarrow	・材料、デバイス、回路、アーキテクチャーまで異分野を統合する研究 が積極的に行われており、新コンピューティングを実用化するためのエ コシステムの構築に積極的である。
欧州	基礎研究	0	\rightarrow	・IMEC(ベルギー)、CEA-LETI(フランス)を中心とする研究機関・ 大学や、ETH Zurich(スイス)などが、先進的な研究を進めている。
	応用研究・開発	0	\rightarrow	・米国と同様に、材料、デバイス、回路、アーキテクチャーまで異分野を 統合する研究が積極的に行われている。
中国	基礎研究	0	\rightarrow	・材料・デバイスの研究を中心に、国際会議での論文発表が増えている ものの、単発的な研究の印象。
	応用研究・開発	Δ	\rightarrow	・分野・レイヤー間を統合する研究はさほどプレゼンスはなく、また応用・ 実用化に向けた研究のプレゼンスも高くない。
韓国	基礎研究	0	\rightarrow	・Samsung 社・Hynix 社のメモリー技術をコアに大学も巻き込み、PiM(Procesing in Memory)の研究が盛んである。
	応用研究・開発	Δ	\rightarrow	・機械学習やデータベース機能をSSDにオフロードするIn-storage computingなどの分野ではSamsung社を中心に積極的に行っている。 一方、ニューロモーフィック・コンピューティングに関する研究は限定的。

(註1) フェーズ

基礎研究:大学・国研などでの基礎研究の範囲

応用研究・開発:技術開発(プロトタイプの開発含む)の範囲

(註2) 現状 ※日本の現状を基準にした評価ではなく、CRDS の調査・見解による評価

〇:顕著な活動・成果が見えている

◎:特に顕著な活動・成果が見えている

×:特筆すべき活動・成果が見えていない △:顕著な活動・成果が見えていない

(註3)トレンド ※ここ1~2年の研究開発水準の変化

関連する他の研究開発領域

・脳型コンピューティングデバイス (ナノテク・材料分野 2.3.2)

参考文献

- 1) Chih Hang Tung, "FF.3: Heterogeneous Integration Technology Trends at the Edge," 2020 Symposia on VLSI Technology and Circuits, 14-19 June 2020, https://ieeexplore.ieee.org/ stamp/stamp.jsp?arnumber=9265071, (2023年2月5日アクセス).
- 2) Chihiro Matsui, et al., "Energy-Efficient Reliable HZO FeFET Computation-in-Memory with Local Multiply & Global Accumulate Array for Source-Follower & Charge-Sharing Voltage Sensing," in 2021 Symposium on VLSI Technology (IEEE, 2021), 1-2.

- 3) Helen Li, "Alternate Technologies for SRAM," in *2020 IEDM Conference Proceedings* (IEEE, 2020).
- 4) GitHub, Inc., "NeuroSim," https://github.com/neurosim, (2023年2月5日アクセス).
- 5) Pouya Houshmand, et al., "Opportunities and Limitations of Emerging Analog in-Memory Compute DNN Architectures," in *2020 IEEE International Electron Devices Meeting (IEDM)* (IEEE, 2020), 29.1.1-29.1.4., https://doi.org/10.1086/10.1109/IEDM13553.2020.9372006.
- 6) Maha Kooli, "COMPUTATIONAL SRAM: A LOW LATENCY & ENERGY EFFICIENT VECTOR PROCESSING FOR EDGE AI APPLICATIONS," IEEE ESSDERC, 2020.
- 7) Sunil Shukla, et al., "A Scalable Multi-TeraOPS Core for AI Training and Inference," *IEEE Solid-State Circuit Letters* 1, no. 12 (2018): 217-220., https://doi.org/10.1109/LSSC.2019.2902738.
- 8) Naveen Verma, "In-Memory Computing: from fundamentals to complete architectures," IEEE ESSDERC, 2020.
- 9) Kazuhide Higuchi, et al., "Comprehensive Computation-in-Memory Simulation Platform with Non-volatile Memory Non-Ideality Consideration for Deep Learning Applications," in *Extended Abstracts of International Conference on Solid State Devices and Materials (SSDM)* (SSDM, 2021), 121-122.
- 10) Brian R. Gaines, "Stochastic computing systems," *Advances in information systems science*, pp.37-172, Springer, 1969.
- 11) Saeed Sharifi Tehrani, Warren J. Gross and Shie Mannor, "Stochastic decoding of LDPC codes," *IEEE Communications Letters* 10, no. 10 (2006: 716-718., https://doi.org/10.1109/LCOMM.2006.060570.
- 12) Yoshiaki Sasaki, et al., "Digital implementation of a multilayer perceptron based on stochastic computing with online learning function," *Nonlinear Theory and Its Applications, IEICE* 13, no. 2 (2022): 324-329., https://doi.org/10.1587/nolta.13.324.
- 13) 浅井哲也「確率的コンピューティングの再開拓: その場学習が可能な極低電力エッジAI に向けて」『情報処理』63 巻 3 号(2022): e8-e14
- 14) 村松 聖倭, 西田 浩平, 安藤 洸太, 赤井 恵, 浅井 哲也, 確率的メモリの実現に向けたサブスレッショルド CMOS 双安定回路の提案, 第35回 回路とシステムワークショップ, 電子情報通信学会 (2022)
- 15) Jia-Qin Yang, et al., "Neuromorphic Engineering: From Biological to Spike-Based Hardware Nervous Systems," *Advanced Material* 32, no. 52 (2020): 2003610., https://doi.org/10.1002/adma.202003610.
- 16) Kashu Yamazaki, et al., "Spiking Neural Networks and Their Applications: A Review," *Brain Sciences* 12, no. 7 (2022): 863., https://doi.org/10.3390/brainsci12070863.
- 17) Qiangfei Xia and Jianhua Joshua Yang, "Memristive crossbar arrays for brain-inspired computing," *Nature Materials* 18, no. 4 (2019): 309-323., https://doi.org/10.1038/s41563-019-0291-x.
- 18) Teresa Serrano-Gotarredona, et al., "STDP and STDP variations with memristors for spiking neuromorphic learning systems," *Frontiers in Neuroscience* 7 (2013): 2., https://doi.org/10.3389/fnins.2013.00002.
- 19) Shogo Yonekura and Yasuo Kuniyoshi, "Spike-induced ordering: Stochastic neural spikes provide immediate adaptability to the sensorimotor system," *PNAS* 117, no. 22 (2020): 12486-12496., https://doi.org/10.1073/pnas.1819707117.

- 20) Naoki Hiratani and Tomoki Fukai, "Mixed Signal Learning by Spike Correlation Propagation in Feedback Inhibitory Circuits," *PLoS Computational Biology* 11, no. 4 (2015): e1004227., https://doi.org/10.1371/journal.pcbi.1004227.
- 21) Semiconductor Industry Association, "International Technology Roadmap for Semiconductors 2013 Edition," Japan Electronics and Information Technology Industries (JEITA): 55-56, https://semicon.jeita.or.jp/STRJ/ITRS/2013/ITRS2013_ERD.pdf, (2023年2月5日アクセス).
- 22) @kyad「ICLR2022の宝くじ仮説論文」Qiita Inc., https://qiita.com/kyad/items/1f5520a7cc268e979893, (2023年2月5日アクセス).
- 23) 田中剛平, 中根了昌, 廣瀬明『リザバーコンピューティング: 時系列パターン認識のための高速機械学習の理論とハードウェア』(東京: 森北出版, 2021).
- 24) Megumi Akai-Kasaya, et al., "Performance of reservoir computing in a random network of single-walled carbon nanotubes complexed with polyoxometalate," *Neuromorphic Computing and Engineering* 2, no. 1 (2022): 014003., https://doi.org/10.1088/2634-4386/ac4339.
- 25) Xiangpeng Liang, et al., "Rotating neurons for all-analog implementation of cyclic reservoir computing," *Nature Communications* 13 (2022): 1549., https://doi.org/10.1038/s41467-022-29260-1.
- 26) Kasidit Toprasertpong, et al., "Reservoir computing on a silicon platform with a ferroelectric field-effect transistor," *Communications Engineering* 1 (2022): 21., https://doi.org/10.1038/s44172-022-00021-8.
- 27) Chunxiao Lin, Yibin Liang and Yang Yi, "FPGA-based Reservoir Computing with Optimized Reservoir Node Architecture," in *2022 23rd International Symposium on Quality Electronic Design (ISQED)* (IEEE, 2022)., https://doi.org/10.1109/ISQED54688.2022.9806247.
- 28) 中嶋浩平, 他「やわらかい人工筋肉のダイナミクスを用いた高精度センサーの生成」東京大学, https://www.i.u-tokyo.ac.jp/news/20200522_modified_20200515_pl_hpversion.pdf, (2023年2月5日アクセス).
- 29) Kose Yoshida, Megumi Akai-Kasaya and Tetsuya Asai, "A 1-Msps 500-Node FORCE Learning Accelerator for Reservoir Computing," *Journal of Signal Processing* 26, no. 4 (2022): 103-106., https://doi.org/10.2299/jsp.26.103.
- 30) 国立情報学研究所「知能コンピューティングを加速する自己学習型・革新的アーキテクチャ基盤技術の 創出」科学研究費助成事業データベース(KAKEN), https://kaken.nii.ac.jp/ja/grant/KAKENHI-PROJECT-18H05288/,(2023年2月5日アクセス).
- 31) 松本卓也「分野横断プロジェクト研究部門:マテリアル知能による革新的知覚演算システムの構築プロジェクト」大阪大学大学院理学研究科附属フォアフロント研究センター(FRC), https://www.frc.sci.osaka-u.ac.jp/project/nanochem, (2023年2月5日アクセス).
- 32) 浅田稔, 他「未来共生社会にむけたニューロモルフィックダイナミクスのポテンシャルの解明」", NEDO, http://www.ams.eng.osaka-u.ac.jp/nedo-nmd/, (2023年2月8日アクセス).