

2.3.1 新機能ナノエレクトロニクスデバイス

(1) 研究開発領域の定義

IoTやエッジAIコンピューティングなど将来のさまざまな応用に向けて、現在のナノエレクトロニクスデバイスのさらなる高性能化と低消費電力化を進めつつ、従来のCMOSを超える新動作原理のデバイスを開発し、ビッグデータを超高速・超低消費電力で処理する集積システムの実現をめざす研究開発領域である。新材料の特性を理論的・実験的に確認し、デバイス試作で超低消費電力動作、超高速動作、大容量、超長期記録などの優位性を確認することが研究開発の課題である。組み合わせ回路に基づく従来法とは全く異なる、新しい計算パラダイムを実現する新アーキテクチャも検討されており、研究開発課題はデバイスレベルからシステムレベルまで多階層に及んでいる。

(2) キーワード

低消費電力、集積回路、More Moore、Beyond CMOS、IRDS、不揮発性メモリ、NANDフラッシュ、抵抗変化型メモリ、ReRAM、相変化メモリ、PCM、スピンMRAM、ロジック埋め込み不揮発性メモリ、インメモリコンピューティング、SCM、急峻スロープトランジスタ、FeFET、ナノシート、ナノワイヤ、グラフェン、遷移金属ダイカルコゲナイド (TDMC)、MoS₂、トポロジカル絶縁体、スピントロニクス、脳型コンピュータ、深層ニューラルネットワーク、DNN、スパイクング・ニューラルネットワーク、SNN、ニューロモルフィック、IoT、エッジAIコンピューティング

(3) 研究開発領域の概要

[本領域の意義]

2010年代、第4世代通信(4G)で構築されたクライアントサーバシステムを介して、スマートフォンとデータセンターを繋いだクラウドコンピューティングが実現された。2020年代はSociety 5.0の実現に向けた社会インフラとして5Gインフラが導入され、さらに2030年頃にポスト5Gインフラの導入が予測されている。これにより、人間が感知できない通信遅延で端末とサーバの間でデータ演算情報がやり取りできるリアルタイムコンピューティングの環境が提供される。例えば多数のセンサ端末からの入力に基づき、分散基地局で発生するAIからの出力情報が、無意識のうちに生活空間に降り注ぐことになる。このようなリアルタイムコンピューティングの空間を国内一律に提供するには、現在の4Gインフラの数十倍の電力が必要と予測されている。今後の持続的な社会実現には地球環境の保全とエネルギー問題を両立させる必要があり、情報通信機器の超低消費電力化を進め、世界の電力消費エネルギーを削減する努力が必要不可欠である。

情報通信機器の心臓部にあたるのがロジック用デバイス、メモリ、高周波回路などのシリコン集積回路であり、これらは市場の要求から高性能化、高機能化、高集積化が進められている。2010年代、高集積化が限界に達するとの見解が数多くあったが、チップ面積を決める多層配線ピッチのスケールリングはロードマップどおり継続的に進み、2020年の7nm世代先端ロジック集積回路でトランジスタの集積数は約100億個となった。今後も微細化と高集積化は2028年頃の2.x nm世代ロジックまで継続されると予想され、1チップ上のトランジスタ数は約1兆個に達すると予測されている。リアルタイムコンピューティング空間の実現には1兆トランジスタ世代のナノエレクトロニクスデバイスが必要と考えられ、現在のトランジスタ(MOSFET)の材料や構造、基本的な論理回路、メモリ回路などに対して革新的な技術を開発し、積極的に導入していく必要がある。例えば、電力の供給を切っても記憶した情報が消えない不揮発性メモリや不揮発性ロジック、使ってい

ない回路ブロックのきめ細やかな電力供給制御、動作電圧の低い新原理のトランジスタ、人間の脳の動作に近い（エネルギー消費の少ない）新規デバイスや新規アーキテクチャの検討が必要である。

[研究開発の動向]

ナノエレクトロニクスデバイス関連の研究開発の動向はInternational Roadmap for Devices and Systems (IRDS) の報告書に詳しくまとめられている。IRDSは、2015年度版報告書の公開で活動を終えた国際半導体技術ロードマップ (ITRS) の資産を引き継ぎ、IEEEと応用物理学会を中核としてスタートした。デバイス関連の動向に関しては、最新版の2020年度版ではMore Moore (MM) チャプターとBeyond CMOS (BC) チャプターにまとめられている。想定されるアプリケーションは、ビッグデータ、IoTエッジセンサ、深層学習とAI、エクサスケールコンピューティング、ロボティクス・自律システムであり、デバイス技術だけでなく、その上位の回路、アーキテクチャ、アプリケーション関連技術との協調的な研究開発の重要性がうたわれている。

• ロジック用デバイス

16 nm世代から導入された立体構造のFin型MOSFET (FinFET) は、3 nm世代対応のゲート長18 nmにおいても、短チャネル効果を十分抑制できることが報告されている。2.x nm世代以降は、SiナノシートやSiナノワイヤを用いた横型GAA (Gate All Around) 構造が導入されるとみられているが、しきい値電圧調整の限界、配線抵抗の増大および配線間絶縁信頼性の劣化、寄生容量・抵抗の増大などにより、Siデバイスの面内方向の微細化は終焉を迎えると予想されている。

その後は、Siナノシートに代わり2D物質、例えば硫化モリブデン (MoS_2) 等が導入される可能性がある。現在、p型2D材料、n型2D材料のスクリーニングおよび300 mm材料成長装置の研究開発が精力的に進められている。2030年代以降は、Siナノシートあるいは2D物質が縦積みされた3D化世代へ突入すると考えられる。将来の1.x nm世代に向けて、n型Siナノシートトランジスタ上にp型ナノシートトランジスタを積層させたCFET (Complementary FET) 構造の研究開発が進められている。

2D物質のなかでも特に注目を集めてきた材料が、極めて高い移動度を有するグラフェンである。ただし単層のグラフェンにはバンドギャップがなく、バンドギャップを有する2層グラフェンでもデジタル情報処理に必要なオン・オフ電流比を実現できない。そこで幅を狭くしたグラフェンナノリボン (GNR) でバンドギャップを持たせる研究が行われている。そのためにはアームチェア型のエッジ形状にする必要があり、原子レベルの精度でGNRを形成する技術が要求される。近年は、元来バンドギャップを有する2D材料である遷移金属ダイカルコゲナイド (Transition metal dichalcogenide : TMDC) をチャンネルに用いたトランジスタの研究開発がさかんになっている。特に MoS_2 については、CVDやMOCVD、スパッタリングなど、量産化をめざした成膜技術の研究開発が進められている。

電源電圧を大幅に削減できる急峻なサブスレッショルドスロープ特性を実現するトンネルFETや負性キャパシタンスゲートFETなどの研究開発もさかんである。さらに、NEMSスイッチ、MottFET、トポロジカル絶縁体デバイスなど、新原理の超低消費電力ロジックデバイスの可能性も検討されている。

• 不揮発性メモリ

不揮発性メモリ技術は、電荷保持型のフラッシュメモリとそれ以外の方式に大別できる。NAND型フラッシュメモリは世界半導体市場 (約45兆円) の10%を占める。これまでの平面縮小技術に代わり、3D積

層構造形成技術、すなわち高積層成膜技術、高アスペクト比エッチング、原子層堆積 (Atomic Layer Deposition: ALD) などによる大面積均一成膜技術が大容量化をけん引し、主要製品は3D積層型にほぼ移行した。

電荷保持型以外の不揮発性メモリには、抵抗変化型メモリ (ReRAM)、相変化メモリ (Phase Change Memory: PCM)、スピンMRAM (STT-MRAM、SOT-MRAM) などがある。超低消費電力化のため、VCM (Voltage Controlled MRAM) など、電圧駆動方式の不揮発性メモリの研究開発も進められている。FTJ (Ferroelectric Tunnel Junction) や FeFET、強誘電体 Hf 酸化物を用いたメモリ等も注目を集めている。また、SRAM が多用されてきた L2 キャッシュ、L3 キャッシュへの STT-MRAM 適用など、これまで揮発性メモリが使われてきたメモリ階層への不揮発性メモリの進出も期待されている。DRAM と NAND フラッシュメモリの処理遅延時間 (latency) のギャップは 100 倍以上に及び、ギャップを埋めるバッファメモリとして、各種不揮発性メモリを用いた SCM (ストレージクラスメモリ) の開発が必要である。ロジック回路と混載できるロジック埋め込み不揮発性メモリの研究開発も活発である。これまでロジック埋め込みメモリとしてフラッシュメモリが使われてきたが、CMOS ロジック回路の微細化に追従できなくなり、ReRAM や MRAM、PCM に置き換える研究が進められている。近年、これまで HDD に格納していたデータを全てメモリ上に保持して処理を格段に高速化するインメモリコンピューティングへの応用もさかんに研究されている。

また、ビッグデータの利活用を推進するため、デジタルデータを 100 年、1000 年単位で安全に保存できる、超長期保存メモリデバイスも求められている。超長期信頼性を実現するメモリの候補として、MONOS、ReRAM、CNT を使った RAM、現在のフラッシュメモリの改造などが候補にあがっている。新規不揮発性メモリの普及には、製造工程および実使用下における信頼性の確保が重要な課題であり、特性劣化のメカニズム解明、劣化予想のモデル構築、劣化させない使い方の提案など、総合的なアプローチが求められる。

・非ノイマン・脳型演算デバイス

脳神経回路などの動作にヒントを得た新しいアーキテクチャで超高速・低消費電力ビッグデータ処理をめざす研究が活発化している。組み合わせ回路に基づく従来法とは全く異なる、新しい計算パラダイムを実現するデバイスとアーキテクチャが検討されている。非デジタル、すなわちアナログ信号を使った計算パラダイムとして、クロスバースイッチやメモリアレイを使ったアーキテクチャ、スパイキング・ニューラルネットワーク (SNN) などのニューロモルフィック・コンピューティング、非線形ダイナミカルシステムを使ったコンピューティングなどが研究されている。確率的デジタルコンピューティング、イジングマシン、量子コンピューティング (2.3.6 節参照) も新しい計算パラダイムをめざす動きとして注目されている。

現在の AI の主流は深層学習であり、その結合加重を表現するためのシナプス動作素子の研究開発が進められている。ReRAM や PCM、スピン MRAM など、ほぼ全ての不揮発性メモリが研究対象となり、材料探索も幅広く行われてきた。単体素子の研究開発は現在でも大学を中心に行われているが、研究開発の最先端ではシステム化や実装に関する研究に重心が移ってきている。深層学習応用に代わる脳型情報処理応用をめざした素子開発では、①高度な脳の機能・動作の模倣をめざした研究、②センサ機能を有する脳型素子の研究、および③リザーブ計算応用をめざした研究がさかんになりつつある。

①高度な脳機能・動作では、スパイクタイミング依存可塑性を単体素子の機能だけで実現する試みに加えて、興奮性シナプスや抑圧性シナプスなどの動作実証も試されている。これらの機能を脳型情報処理に用いるにはアーキテクチャの開発を含むシステム化の研究が必要となる。

②センサ機能を有する脳型素子研究では、光応答性と学習機能を備えた素子開発などがさかんになっ

ている。視覚情報を中央演算システムに送らず、情報の入力から学習、簡単な判断までをエッジで処理させる試みであり、将来的にはAIロボットへの搭載などが期待される。現在主流の視覚センサに加え、力検出などさまざまなセンサと組み合わせた素子の研究開発も今後進むと期待される。

③リザバー計算は、整然とした階層型ニューラルネットワークを用いる深層学習と異なり、入力と出力の中間の層（リザバー）は非線形な入出力特性さえ示せばブラックボックスでよく、さまざまな物理・化学システムがリザバーとして動作する。従来の半導体デバイス研究とはアプローチが全く異なっており、幅広い研究分野からの参入が相次いでいる。材料・ナノ構造ドリブンの多体系を積極利用するアプローチや、光を用いたよく規定された系を用いるアプローチがある。近年、FeFETをリザバーコンピューティング素子として使う提案がなされ、現在のCMOSプラットフォーム上でのリザバー計算の可能性を示すものとして注目されている。

• その他

IoTエッジ (IoT) デバイスはセンシング、無線通信、情報処理、データストレージなどの機能を有するデバイスであり、将来のスマートシティ、スマートビルディング、医療、ヘルスケア、生産現場や物流、農業などへの応用が期待されている。電源供給ラインから独立して動作できるよう、環境発電デバイスと蓄電デバイスの集積化技術の開発に期待が寄せられている。環境発電では、振動、熱、光、環境電波、集積回路中の電荷や熱の再利用など、複数のエネルギー源の活用が想定される。蓄電デバイスでは、蓄えられるエネルギー体積密度を大きくできる全固体電池などに注目が集まっている。センサなど各コンポーネントの超低消費電力化も重要であり、上述の脳型演算デバイスもIoTエッジデバイスへの応用が期待されている。

(4) 注目動向

[新展開・技術トピックス]

• ロジック用デバイス

2019年にTSMCとSamsungが極端紫外線 (Extreme Ultraviolet: EUV) リソグラフィの量産技術適用を開始した。2020年にはTSMCが5 nm世代プロセスを用いた量産を本格的に開始し、このプロセスで製造されたチップを搭載した最新端末がAppleより販売された。TSMCは2022年には4 nm世代プロセスの量産を始める計画を発表している。2.x nm世代以降のトランジスタの研究開発はベルギーのIMEC、米IBMのAlbany Nanotech Complexなどのプラットフォームがけん引している。

• 不揮発性メモリ

NAND型フラッシュメモリでは高積層構造形成プロセスによる大容量化の競争が繰り広げられている。2020年11月にはMicron Technologyが176層のNAND型フラッシュメモリの出荷を開始した。さらなる高積層化に向けて、高アスペクト比の微細ホール加工技術、異なる薄膜の連続成膜技術、大表面積の均一成膜および高選択比の等方エッチング技術の研究開発が推進されている。

ReRAMについては、大容量SCMへの応用をめざす取り組みがさかんだったが、近年はロジック混載メモリとインメモリコンピューティング応用へとシフトしている。ReRAMはスイッチング原理の違いにより、CBRAM (Conductive Bridge RAM) とOxRAM (Oxide-based RAM) とに分かれ、現在はHfO₂を用いたOxRAMが主流となっている。近年、IntelやTSMCにより、先端CMOS LSIへReRAMの適用可能性が示されている。インメモリコンピューティング応用についてもISSCC、IEDM、VLSIシンポジウム等の主要な国際学会において、毎年新しいAIアーキテクチャへの適用実証が多数発表されている。

IntelとMicron Technologyが2016年に発表した3D XPoint™ (3DXP) メモリを機に、PCMの研究開発も一層活発化している。3DXPメモリは、DRAMとNANDの中間性能を持つSCMの有用性を実証した。製品開発は米国が先行しており、これを韓国が追随している。日本では界面相変化メモリiPCM (interfacial PCM)、新規カルコゲナイド系材料の開発などの基礎研究が行われている。

スピンMRAMの研究開発は2000年代から日本、米国を中心に行われ、STT-MRAMについては基礎研究フェーズが完了した。近年は、SOT書き込み方式、電圧制御書き込み方式など新方式の研究開発に移行している。現在、STT-MRAMの応用開発、実用化研究が企業で推進されており、Samsungが混載型STT-MRAM製品の量産を開始している。微細大容量MRAMではキオクシアとSK-hynixが先行している。AIなどへの応用も米国、ベルギー、日本から提案されている。

・非ノイマン・脳型演算デバイス

従来の深層ニューラルネットワーク (DNN) と比べ、より脳に近い動作をするスパイクング・ニューラルネットワーク (SNN) が注目されている。学習アルゴリズムの改良によりDNNに匹敵する高い学習性能が得られるようになり、消費電力が低く雑音にも強いSNNの特長が活かせるようになった。2014年にIBMが発表したSNNのIC「TrueNorth」では、ニューロン1個に対するシナプス数が256個にとどまり、カエルの脳程度の規模しか実現できなかったが、2020年3月にIntelからネズミの脳並みの数のニューロンとシナプスを持つSNN演算システム「Pohoiki Springs」が発表され、話題となった。これは同社が2017年に発表したSNNチップLoihiを768枚結合させたシステムで、ニューロン1個に対するシナプス数が約1000個に増えている。

TrueNorthを発表したIBMは、その後もPCMを用いたSNNの研究開発を継続的に行っている。ReRAMでは、ヒューレットパッカード出身の研究者らによって、深層学習のデモンストレーションや高度な脳機能の模倣などが試されている。米国ではこのほか、ミシガン大学、アリゾナ州立大学などの大学発ベンチャー企業による研究開発も進んでいる。米国における当該分野の主要な研究者には中国出身者が多く、中国に設立されたChua Memristor Instituteのメンバーとしても活躍している。

欧州では、フランスCEA-LetiやベルギーIMECなどで、集積化まで含めた脳型素子開発が進められている。大学では、英サザンプトン大学、独アーヘン工科大学、伊ミラノ工科大学において抵抗変化素子を用いた研究が行われ、仏CNRSなどで強誘電体を用いた研究が行われている。欧州では基礎研究に重心が置かれ、いずれもが世界をけん引している。一方、実用化研究については米国や中国ほどの勢いは感じられない。

【注目すべき国内外のプロジェクト】

国内では、2020年度にJST CREST領域「情報担体を活用した集積デバイス・システム」および対応するさきがけ領域が発足した。従来の概念にとらわれない新しいデバイス・システムの研究開発が志向されている。また、ポスト5G情報通信システムで用いられる先端半導体の国内製造技術を確保するため、令和元(2019)年度補正予算「ポスト5G情報通信システム基盤強化研究開発事業」において先端半導体製造技術の開発に関する公募が行われている。エッジAIコンピューティングについては、総務省、文部科学省、経済産業省の3省連携で2016年に創設された人工知能戦略会議の下、戦略的に研究開発が推進されている。NEDO「高効率・高速処理を可能とするAIチップ・次世代コンピューティングの技術開発」事業が2016年からスタートし、10年計画で推進されている。また、2017年に開始したNEDO「IoT推進のための横断技術開発プロジェクト」で、脳型素子を用いたAIシステムの研究開発が行われている。

米国では、2020年6月に超党派による法案「CHIPS (Creating Helpful Incentives to Produce Semiconductors) for America Act」が提出され、米国内の半導体製造の復活と技術サプライチェーンの確保する方針を打ち出した。さらに続いて提出された「American Foundries Act of 2020 (AFA)」では、米国の各州に対し、商業的な半導体製造施設の拡大を促す助成の提案がなされている。2020年5月には、米国から要請を受けたTSMCがアリゾナ州での半導体工場建設を発表した。2021年から120億ドルを投じて、5 nm世代プロセスの半導体工場を建設する計画である。ニューロモルフィック・コンピューティングに関しては、IntelがLoihiを基にしたIntel Neuromorphic Research Community (INRC) を2018年に発足させ、現在多くの大学や研究機関、企業が参加している。

欧州では、2013年から始まった10年計画のHuman Brain Projectのなかでニューロモルフィック・コンピューティングの研究開発が推進されている。2020年2月には、AIなどを対象に今後10年間、およびさらにその先を見据えた画期的なデジタル戦略が欧州委員会から発表された。EU圏の企業が産業データを共有できる制度を構築することで、AI開発での産業データ活用を進める。

中国においても脳型情報処理システムおよびデバイス開発に多額の資金が投入されている。脳型デバイスの総称として広く認知されるようになったメモリスタ (Memristor) の提唱者であるL. Chuaの名を冠した研究所「Wuhan National Laboratory for Optoelectronics Chua Memristor Institute」が設立され、また北京大Institute for Artificial IntelligenceにCenter for Brain Inspired Chipsが開設されるなど、組織、人員が急速に充実してきている。中国政府と欧米から戻った著名研究者らを中心に多くの著名な国際会議 (Nature ConferenceやIEEE) を開催していることも近年の特徴であり、中国は当該分野の世界的リーダーになりつつある。

(5) 科学技術的課題

デバイスの微細化とともに、デバイス間を接続する配線の幅も微細化される。近年、金属中の電子の平均自由行程と配線幅とが近づき、配線界面や粒界における電子の反射散乱の影響による比抵抗上昇が顕在化してきた。そこで、現在の配線材であるCuに変わる金属材料の探索が活発化してきている。5 nm世代ではCu配線を使える見込みであるが、3 nm世代以細では結論が出ていない。代替金属としてはRuあるいはCoが最有力である。配線抵抗の増大はロジックデバイスだけでなく、PCMを用いた3DPXのように抵抗変化のための動作電流が大きい不揮発性メモリのスケーリングにも影響する。また、トランジスタの3D化により、NANDやSRAMといったプリミティブセルの単位面積あたりの集積度が一段と向上すると予想され、電力密度の増大による発熱の問題を解決する必要がある。放熱性を考慮したデバイス設計、電子とフォノンとの相互作用を考慮したデバイス構造、高速スイッチング動作がチップ内の特定領域で集中的に発生しないような並列演算アルゴリズムなどの開発が必要である。

今後のナノエレクトロニクスのめざすべき方向は、従来の考え方の延長・延命ではなく、システムレベルから新たな枠組み・方式を構築することにあると考えられ、日本でもレイヤー (アーキテクチャ、回路、デバイス、材料) 間の垣根を取り払った研究プロジェクトの実現は必須である。特に、新型メモリと新型トランジスタの両方を3次元的に混載し、両者の特徴を活かしたアーキテクチャの実現が必要であり、システムの専門家とデバイスの専門家の協調が不可欠である。

例えば、産業界による大規模メモリの実現と長期信頼性試験、大学 (公的研究機関) によるメモリ機構の研究と長期信頼性モデルの構築、産業界と大学 (公的研究機関) の共同開発による新材料探索などが必要になる。ロジックについても同様な枠組みでの研究が必要である。また、可能な限り早い段階から産学連携

の体制を構築し、小規模集積回路レベルで萌芽研究から推進することで、研究開発の正しい方向の選択、実用化への効率的な技術移転をめざしていくことが望ましい。

デバイス試作にはファウンドリ機能を基軸にした産学連携の仕組みも強化していく必要がある。また、デバイス作製に関する共用設備では新規な材料やデバイスの作製が容易にできるような体制・仕組みづくりが重要である。特にナノデバイス研究の場合、微細加工プロセスのためのクリーンルームの維持や高度な装置の運転・保守が重要であり、高度な能力と経験を持った技術者の存在が必要不可欠である。

(6) その他の課題

半導体エレクトロニクス分野において日本の産業界には厚い技術・人材蓄積があるが、その蓄積は急速に散逸し失われつつあるため、これを回避し人材や設備等を有効活用する仕組みが必要である。つくばのTIAの研究環境はその先導事例として期待されるが、個別ファンディングの縦割りの運用にならないよう注意する必要がある。また、このような産業界の人材が集まっている中で、大学の学生が加わることは人材育成の視点から大変重要であり、大学からの学生の長期派遣の仕組みづくりを行う必要がある。

まだ萌芽的段階にあるAIや脳型コンピュータ技術の開発には、産学官で研究交流・人材交流を密に行い協同していくことが重要である。大学では特に基本原理実証や基礎物理の追究を行うとともに、若い人材を育て研究分野に供給すること、国の研究機関ではじっくり腰を据えてより発展的な研究ができる環境を研究者に提供すること、産業界ではこれまでに蓄積されてきた技術的ノウハウを新たな研究に有用に活かすことが期待される。また、長期的な視点を持って短中期の目標を説得力のある形で作成し、確実に研究を進展させていくようなプロジェクトの提案を行うとともに、優秀な研究者の国際的な循環に食いつめるような研究拠点を国内にも確立することが期待される。

さらに、最近のIoTデバイス技術やエッジAIコンピューティングに必要と考えられるのは、応用ごとに異なる境界条件（コストも含む）と必要条件の高度なすり合わせであり、ファウンドリ企業を巻き込んで実現するソリューションビジネスと類似していると理解できる。これは正に日本企業が得意とするところであり、今後のIoT/エッジAIコンピューティング技術を牽引することができる好機である。

(7) 国際比較

国・地域	フェーズ	現状	トレンド	各国の状況、評価の際に参考にした根拠など
日本	基礎研究	○	→	<ul style="list-style-type: none"> ロジック関係では急峻スロープ特性をめざしたデバイス開発、新チャネル材料トランジスタの研究開発など、深い学術的理解に基づく研究開発が行われている。 不揮発性メモリではフラッシュメモリ、スピンMRAMを中心に継続的な学会発表が行われている。
	応用研究・開発	○	→	<ul style="list-style-type: none"> キオクシア（旧東芝メモリ）がNAND型フラッシュメモリの3次元積層化を推進している。同社は韓国SK-Hynixと共同でスピンMRAM開発も進めている。パナソニックおよび富士通セミコンダクターから、小容量ReRAMが製品化されている。 イジングモデルの基底状態探索を高速処理するアクセラレータが富士通、東芝などから発表された。
米国	基礎研究	◎	→	<ul style="list-style-type: none"> 新材料・新原理のロジックデバイスの研究開発が強力に推進されている。 スタンフォード大学がReRAMのインメモリコンピューティング応用に関する学会発表を継続的に行っている。 IBMが機械学習分野への展開を継続的に学会で発表している。

	応用研究・開発	◎	→	<ul style="list-style-type: none"> 米国内の半導体製造の復活を目指すCHIPS for America、AFA2020法案が提出された。 Micronが176層のNAND型フラッシュメモリの出荷を2020年11月に開始。Everspin Technologiesが1GbのSTT-MRAMのサンプル出荷を開始。 IntelがSNNの研究コンソーシアムINRCを発足した。
欧州	基礎研究	◎	→	<ul style="list-style-type: none"> IMECがGAAナノワイヤ、ナノシートFETの開発、埋め込み電源配線など、3 nm世代以降の先端ロジックデバイスの開発を推進中。不揮発性メモリでもIMEC、CEA-Letiから継続的に学会発表が行われている。 Human Brain Projectでニューロモルフィック・コンピューティングの研究開発が推進されている。
	応用研究・開発	○	→	<ul style="list-style-type: none"> STMicroelectronicsがロジック埋め込み型PCMを内蔵した車載用マイコンを上市。
中国	基礎研究	○	↗	<ul style="list-style-type: none"> 清華大学がReRAMのインメモリコンピューティング応用を継続的に発表するなど、大学の学会発表が増加している。 Chua Memristor Instituteをはじめ脳型情報処理システムおよびデバイス開発の拠点が相次いで開設されている。
	応用研究・開発	○	→	<ul style="list-style-type: none"> 応用研究の公開情報が少なく全容は不明。 YMTC（長江存儲科技有限責任公司）が128層のNAND型フラッシュメモリを開発。
韓国	基礎研究	○	→	<ul style="list-style-type: none"> 大学・研究機関による基礎研究結果の学会発表は継続的に行われている。
	応用研究・開発	○	→	<ul style="list-style-type: none"> SamsungがEUVリソグラフィの量産技術適用を開始した。 Samsung、SK-Hynixが128層NAND型フラッシュメモリを開発済み。SK-Hynixは3DXPの追試結果も発表している。
台湾	基礎研究	○	→	<ul style="list-style-type: none"> 国立清華大学がReRAMのインメモリコンピューティング応用を継続的に学会で発表している。
	応用研究・開発	◎	↗	<ul style="list-style-type: none"> Macronix社がIBMと共同で3DXPを開発中。 TSMCがEUVリソグラフィを用いた5 nm世代プロセスによる量産を本格的に開始した。同社はロジック混載MRAMの開発で継続的に学会発表を行っている。

(註1) フェーズ

基礎研究：大学・国研などでの基礎研究の範囲

応用研究・開発：技術開発（プロトタイプの開発含む）の範囲

(註2) 現状 ※日本の現状を基準にした評価ではなく、CRDSの調査・見解による評価

◎：特に顕著な活動・成果が見えている

○：顕著な活動・成果が見えている

△：顕著な活動・成果が見えていない

×：特筆すべき活動・成果が見えていない

(註3) トレンド ※ここ1～2年の研究開発水準の変化

↗：上昇傾向、→：現状維持、↘：下降傾向

関連する他の研究開発領域

- ・ 計算脳科学 (システム・情報分野 2.1.7)
- ・ プロセッサアーキテクチャー (システム・情報分野 2.4.1)
- ・ スピントロニクス (ナノテク・材料分野 2.3.3)
- ・ 微細加工プロセス (ナノテク・材料分野 2.6.1)

参考・引用文献

- 1) IRDS, "International Roadmap for Devices and Systems (IRDS™) 2020 Edition", IEEE, <https://irds.ieee.org/editions/2020> (2021年1月26日アクセス).
- 2) S. Subramanian et al., "First Monolithic Integration of 3D Complementary FET (CFET) on 300mm Wafers", *2020 IEEE Symposium on VLSI Technology* (2020) : 1-2. doi : 10.1109/VLSITechnology18217.2020.9265073
- 3) S. Sato, "Graphene for nanoelectronics", *Japanese Journal of Applied Physics* 54 (2015) : 040102. doi : 10.7567/JJAP.54.040102
- 4) M. Y. Han et al., "Energy Band-Gap Engineering of Graphene Nanoribbons", *Physical Review Letters* 98 (2007) : 206805. doi : 10.1103/PhysRevLett.98.206805
- 5) B. Radisavljevic et al., "Single-layer MoS₂ transistors", *Nature Nanotechnology* 6 (2011) : 147-150. doi : 10.1038/nnano.2010.279
- 6) K. Kang et al., "High-mobility three-atom-thick semiconducting films with wafer-scale homogeneity", *Nature* 520 (2015) : 656-660. doi : 10.1038/nature14417
- 7) 島久 「IoT向け不揮発メモリ技術」『応用物理』89巻11号 (2020) : 667-670. doi : 10.11470/oubutsu.89.11_667
- 8) 與田博明 他 「スピントロニクスメモリ最新動向」『応用物理』88巻6号 (2019) : 394-398. doi : 10.11470/oubutsu.88.6_394
- 9) S. Mueller, "Ferroelectric HfO₂ and Its Impact on the Memory Landscape", *2018 IEEE International Memory Workshop (IMW)* (2018) : 1-4. doi : 10.1109/imw.2018.8388831
- 10) G. Jan et al., "Demonstration of Ultra-Low Voltage and Ultra Low Power STT-MRAM Designed for Compatibility with 0x Node Embedded LLC Applications", *2018 IEEE Symposium on VLSI Technology* (2018) : 65-66. doi : 10.1109/vlsit.2018.8510672
- 11) J. Pak et al., "40nm & 22nm Embedded Charge Trap Flash for Automotive Applications", *2018 IEEE International Memory Workshop (IMW)* (2018) : 17861147. doi : 10.1109/IMW.2018.8388778
- 12) C. F. Yang et al., "Industrially Applicable Read Disturb Model and Performance on Mega-Bit 28nm Embedded RRAM", *2020 Symposium on VLSI Technology* (2020) : 1-2. doi : 10.1109/VLSITechnology18217.2020.9265060
- 13) S. Yamazaki et al., "Reliability Enhancement of 1Xnm TLC for Cold Flash and Millennium Memories", *2015 Symposium on VLSI Technology* (2015) : T112-T113. doi : 10.1109/vlsit.2015.7223642

- 14) 森江 隆「ニューロモルフィックシステムと物理デバイス」『応用物理』88巻7号 (2019) : 481-485.
doi : 10.11470/oubutsu.88.7_481
- 15) 堀尾 喜彦「ブレインモルフィックコンピューティングと物理デバイスへの期待」『応用物理』88巻9号
(2019) : 619-623. doi : 10.11470/oubutsu.88.9_619
- 16) 秋永 広幸, 浅井 哲也「アナログ抵抗変化素子を用いた脳型回路」『応用物理』89巻1号 (2020) : 41-
45. doi : 10.11470/oubutsu.89.1_41
- 17) D. Ielmini and R. Waser (eds.), *Resistive Switching : From Fundamentals of Nanoionic Redox Processes to Memristive Device Applications* (Hoboken, New Jersey : Wiley-VCH, 2020), https://www.abebooks.com/servlet/BookDetailsPL?bi=30565403398&searchurl=isbn%3D9783527334179%26sortby%3D17&cm_sp=snippet_-_srp1_-_title1.
- 18) W. Wang et al., “Computing of temporal information in spiking neural networks with ReRAM synapses”, *Faraday Discussions* 213 (2019) : 453-469. doi : 10.1039/C8FD00097
- 19) S. Seo et al., “Artificial optic-neural synapse for colored and color-mixed pattern recognition”, *Nature Communications* 9 (2018) : 5106. doi : 10.1038/s41467-018-07572-5
- 20) E. Nako et al., “Proposal and Experimental Demonstration of Reservoir Computing Using $\text{Hf}_{0.5}\text{Zr}_{0.5}\text{O}_2/\text{Si}$ FeFETs for Neuromorphic Applications”, *2020 Symposium on VLSI Technology* (2020) : 1-2. doi : 10.1109/VLSITechnology18217.2020.9265110
- 21) 176-Layer NAND, “176-Layers of Innovation”, Micron, <https://www.micron.com/products/nand-flash/176-layer-nand> (2021年1月26日アクセス).
- 22) P. Jain et al., “A 3.6Mb 10.1Mb/mm² Embedded Non-Volatile ReRAM Macro in 22nm FinFET Technology with Adaptive Forming/Set/Reset Schemes Yielding Down to 0.5V with Sensing Time of 5ns at 0.7V”, *2019 IEEE International Solid-State Circuits Conference (ISSCC)* (2019) : 212-214. doi : 10.1109/ISSCC.2019.8662393
- 23) C. F. Yang et al., “Industrially Applicable Read Disturb Model and Performance on Mega-Bit 28nm Embedded RRAM”, *2020 Symposium on VLSI Technology* (2020) : 1-2. doi : 10.1109/VLSITechnology18217.2020.9265060
- 24) Intel Optane™ Persistent Memory 200 Series Brief, “Intel® Optane™ persistent memory 200 series delivers on average 25% more bandwidth¹ with up to 4.5 TB total memory per socket”, Intel., <https://www.intel.co.jp/content/www/jp/ja/products/docs/memory-storage/optane-persistent-memory/optane-persistent-memory-200-series-brief.html> (2021年1月26日アクセス).
- 25) 野澤 哲生「これぞ「脳」の実力の片鱗? AIの主役はDNNからSNNへ」『日経エレクトロニクス』2020年7月号 : 55. <https://xtech.nikkei.com/atcl/nxt/mag/ne/18/00007/00114/>