

科学技術の潮流

JST研究開発戦略センター

(33)

ボトルネック

近年、I・O・T（モノのインターネット）によるビッグデータ（大量データ）処理やデータを扱う必要が生じている。それらの処理性能向上には、大量データをコンピューターの記憶装置から処理装置に高速に転送する必要がある。

しかし現在は、転送する際の速度がネットとなり、高速化を妨げている。これは「フォン・ノイマン・ボトルネック」と呼ばれてお

り、このボトルネック

を解消することが喫緊

の課題である。

解決策の一つが、現

在国内外で研究開発が

活発に行われている

「高性能なストレージ

（SCM）」である。

SCMに求められる

性能は、DRAM程度

及により、膨大な量の

データを扱う必要が生

じている。

それらの処理

性能向上には、大量

データをコンピュータ

ーの記憶装置から処理

装置に高速に転送する

必要がある。

しかし現在は、転送

する際の速度がネット

となり、高速化を妨げ

ている。これは「フォ

ン・ノイマン・ボトル

ネック」と呼ばれてお

リーシステムの階層構造（図）の中で、主記憶として使われるDRAMと、外部記憶装置（ストレージ）の間に位置する。高速なDRAM（AM）と、低速なストレージ（AM）との遅延時間の差があり、その性能ギャップを埋めるメモリーである。

AMと低速なストレージでは4~6ケタ程度の遅延時間の差がある。だがいずれも持できる不揮発性メモリーでなければならぬ。

ユーブメモリーなどが

ある。だがいずれも

モリーを性能面・コス

ト面で凌駕する新規

SCMの出現が待たれ

る。

高性能なSCMによ

り、高速でリアルタイ

Mである。

（金曜日に掲載）

ム性に優れたビッグデ

ータのサービスが実現

とともに、将来の

脳型コンピューターへ

高機能化がある。新し

い材料や新規な素子構

造からなる、既存のメ

モリーを性能面・コス

ト面で凌駕する新規

SCMの出現が待たれ

る。

SCM 究極のメモリーを目指して

科学技術振興機構（JST）研究開発戦略センター
フェロー（ナノテクノロジー・材料ユニット）／エキスペート 河村 誠一郎

東京大学工学部物理工学科卒。米プリンストン大学大学院修了。富士通にてCMOSの研究開発に従事。産業技術総合研究所、半導体先端技術プロジェクト（Sel-e-te）を経て2009年より現職。JST-AICEプログラムマネージャー、慶應義塾大学大学院訪問教授を兼務。博士（工学）。

メモリーの階層構造とSCMの位置付け

