

科学技術の潮流

JST研究開発戦略センター

33

ボトルネック

近年、IoT(モノ

のインターネット)に
よるビッグデータ(大
量データ)処理やディ
ープラーニング(深層

学習)をはじめとする

人工知能(AI)の普
及により、膨大な量の
データを扱う必要が生
じている。それらの処
理性能向上には、大量
データをコンピュータ

の記憶装置から処理
装置に高速に転送する
必要がある。

しかし現在は、転送
する際の速度がネック
となり、高速化を妨げ
ている。これは「フォ
ン・ノイマン・ボトル
ネック」と呼ばれてお

り、このボトルネック
を解消することが喫緊
の課題である。
解決策の一つが、現
在国内外で研究開発が
行われ、その性能ギャ
ップを埋めるメモリー
である。

リ、このボトルネック
を解消することが喫緊
の課題である。
解決策の一つが、現
在国内外で研究開発が
行われ、その性能ギャ
ップを埋めるメモリー
である。

性能・コスト凌駕
現在のSCM開発の
方向性としては、既存
の高性能なSCMによ
り、高速でリアルタイ
ムである。(金曜日に掲載)

性能・コスト凌駕
現在のSCM開発の
方向性としては、既存
の高性能なSCMによ
り、高速でリアルタイ
ムである。(金曜日に掲載)


性能・コスト凌駕
現在のSCM開発の
方向性としては、既存
の高性能なSCMによ
り、高速でリアルタイ
ムである。(金曜日に掲載)

性能・コスト凌駕
現在のSCM開発の
方向性としては、既存
の高性能なSCMによ
り、高速でリアルタイ
ムである。(金曜日に掲載)

SCM 究極のメモリー目指して



科学技術振興機構(JST)研究開発戦略センターフェロー/テクノロジー・材料ユニット/エキスパート 河村 誠一郎
東京大学工学部物理工学科卒。米プリンストン大学大学院修了。富士通にてCMOSの研究開発に従事。産業技術総合研究所、半導体先端テクノロジーズ(Selete)を経て2009年より現職。JST-ACECELプログラマネージャー、慶応義塾大学大学院訪問教授を兼務。博士(工学)。



リーシステムの階層構
造(図)の中で、主記
憶として使われるDR
AMと、外部記憶装置
(ストレージ)の間に
位置する。高速なDR
AMと低速なストレ
ージでは4-6ケタ程
度の遅延時間の差が
あり、その性能ギャ
ップを埋めるメモリー
である。

微細化や3次元化と
もに、多値化による大
容量化でのコスト削減
とともに、将来の
脳型コンピューターへ
の応用にも夢が広が
る。今後のコンピュー
タのアーキテクチャー
の進化が期待される
中、SCMの出現が待
たれる。

高性能なSCMによ
り、高速でリアルタイ
ムである。(金曜日に掲載)