(12) 特許公報(B2)

(11)特許番号

(24)登録日 令和4年10月24日(2022.10.24)

特許第7164204号 (P7164204)

(45) 発行日 令和4年11月1日(2022.11.1)

(19)日本国特許庁(JP)

(51)Int.Cl.			FΙ		
H01L	29/66	(2006.01)	H01L	29/66	Т
H01L	21/336	(2006.01)	H01L	29/78	301J
H01L	29/78	(2006.01)	H01L	29/78	622
H01L	29/786	(2006.01)	H01L	29/78	618B

請求項の数 21 (全 47 頁)

(73)特許権者 503360115
国立研究開発法人科学技術振興機構
埼玉県川口市本町四丁目1番8号
(74)代理人 110000408
弁理士法人高橋・林アンドパートナーズ
(72)発明者 加藤 公彦
東京都文京区本郷七丁目3番1号国立大学
法人東京大学内
(72)発明者 高木 信一
東京都文京区本郷七丁目3番1号国立大学
法人東京大学内
(72)発明者 竹中 充
東京都文京区本郷七丁目3番1号国立大学
法人東京大学内
最終頁に続く

(54) 【発明の名称】トンネル電界効果トランジスタおよび電子デバイス

(57)【特許請求の範囲】

【請求項1】

第1導電型の第1半導体層と、

第1領域において前記第1半導体層に対してヘテロ接合を実現する第2導電型の第2半 導体層と、

前記第1領域において前記第2半導体層を覆うゲート絶縁層と、

前記ゲート絶縁層を覆うゲート電極層と、

前記第1半導体層に電気的に接続された第1電極層と、

前記第2半導体層に電気的に接続された第2電極層と、

前記第1領域に対して前記第2電極層側に隣接した第2領域において前記第1半導体層 と前記第2半導体層との間に挟まれた第1絶縁層と、

を含む、トンネル電界効果トランジスタ。

【請求項2】

前記第1半導体層および前記第2半導体層は、前記ヘテロ接合によってtvpe-II バンド構造を形成するエネルギーバンド構造を有する材料である、請求項1に記載のトン ネル電界効果トランジスタ。

【請求項3】

前記第2半導体層は、伝導帯の下端のエネルギーが前記第1半導体層のバンドギャップ 内に存在する材料である、請求項2に記載のトンネル電界効果トランジスタ。

【請求項4】

前記第2半導体層のバンドギャップは、前記第1半導体層のバンドギャップよりも大き い、請求項3に記載のトンネル電界効果トランジスタ。 【請求項5】 前記第1半導体層は、p型半導体であり、 前記第2半導体層は、n型半導体である、請求項1に記載のトンネル電界効果トランジ スタ。 【請求項6】 前記第1半導体層は、IV族の半導体であり、 前記第2半導体層は、II-VI族の半導体である、請求項5に記載のトンネル電界効 果トランジスタ。 【請求項7】 前記第1半導体層は、 IV 族の半導体であり、 前記第2半導体層は、金属酸化物を含む、請求項5に記載のトンネル電界効果トランジ スタ。 【請求項8】 前記第1半導体層は、Siを含む、請求項7に記載のトンネル電界効果トランジスタ。 【請求項9】 前記第1半導体層は、SiおよびGeを含む、請求項7に記載のトンネル電界効果トラ ンジスタ。 【請求項10】 前記第1半導体層は、n型半導体であり、 前記第2半導体層は、p型半導体である、請求項1に記載のトンネル電界効果トランジ スタ。 【請求項11】 前記第2半導体層の誘電率は、前記第1半導体層の誘電率よりも低い、請求項1に記載 のトンネル電界効果トランジスタ。 【請求項12】 前記ゲート絶縁層および前記ゲート電極層は、前記第1領域から前記第2領域に拡がっ て配置されている、請求項1に記載のトンネル電界効果トランジスタ。 【請求項13】 前記第2領域は、前記第1領域に対して前記第1電極層側にも隣接している、請求項1 に記載のトンネル電界効果トランジスタ。 【請求項14】 前記第2領域は、前記第1領域を囲んでいる、請求項1に記載のトンネル電界効果トラ ンジスタ。 【請求項15】 前記ヘテロ接合が実現される部分における前記第1半導体層と前記第2半導体層との間 に、前記第1半導体層を成分に含む接合絶縁層が配置されている、請求項1に記載のトン ネル電界効果トランジスタ。 【請求項16】 前記第1半導体層は、p型半導体であり、 前記第2半導体層は、n型半導体であり、 前記接合絶縁層は、前記第1半導体層の酸化物を含む、請求項15に記載のトンネル電 界効果トランジスタ。 【請求項17】 前記第1半導体層は、n型半導体であり、 前記第2半導体層は、p型半導体であり、 前記接合絶縁層は、前記第2半導体層の酸化物を含む、請求項15に記載のトンネル電 界効果トランジスタ。

【請求項18】

50

40

10

20

<u>前記ゲート電極層が、前記ヘテロ接合が実現される部分の一部のみを覆う、請求項1から</u> <u>17のいずれかに記載のトンネル電界効果トランジスタ。</u>

【請求項19】

第1導電型の第1半導体層と、

- 第1領域において前記第1半導体層に対してヘテロ接合を実現する第2導電型の第2半 導体層と、
 - 前記第1領域において前記第2半導体層を覆うゲート絶縁層と、
 - 前記ゲート絶縁層を覆うゲート電極層と、
 - 前記第1半導体層に電気的に接続された第1電極層と、
 - 前記第2半導体層に電気的に接続された第2電極層と、
 - を含み、

<u>前記第1領域は、前記第1半導体層と前記第2半導体層とがヘテロ接合を形成している領域</u> であり、

前記ヘテロ接合の面に対して垂直に見た場合に、前記第1半導体層と前記第2半導体層 とが重畳する領域は、前記第1領域よりも広い、トンネル電界効果トランジスタ。

【請求項20】

請求項1から請求項<u>19</u>のいずれかに記載の複数のトンネル電界効果トランジスタと、 前記トンネル電界効果トランジスタに信号を供給するための導電体と、

を含む、電子デバイス。

【請求項21】

前記複数のトンネル電界効果トランジスタは、Nchのトンネル電界効果トランジスタと、Pchのトンネル電界効果トランジスタとを少なくとも含み、

- 前記Nchのトンネル電界効果トランジスタと、前記Pchのトンネル電界効果トランジスタとを接続する導電体をさらに含む、請求項20に記載の電子デバイス。
- 【発明の詳細な説明】
- 【技術分野】
- [0001]

本発明は、トンネル電界効果トランジスタに関する。

【背景技術】

[0002]

電子デバイスの低消費電力化に向け、大規模集積回路を構成するMOS型電界効果トランジスタ(MOSFET)の低電圧動作が強く求められている。近年、量子トンネル現象を新たな動作原理として用いたトンネル電界効果トランジスタ(以下、「TFET」という場合がある)が着目されている。量子トンネル現象を用いることで、温度および電子の統計分布に従わない動作、すなわち、小さな掃引電圧幅での急峻なON/OFF動作が可能となる。トンネル電界効果トランジスタは、例えば、特許文献1~9に開示されているように、様々な構成が検討されている。

【先行技術文献】

【特許文献】

[0003]

【特許文献 1 】 特開 2 0 1 4 - 2 2 9 7 1 3 号公報 【特許文献 2 】 国際公開 第 2 0 1 7 - 0 8 6 9 2 1 号 【特許文献 3 】 特表 2 0 1 8 - 5 1 1 9 3 6 号公報 【特許文献 4 】 特開 2 0 1 8 - 1 4 3 5 9 号公報 【特許文献 5 】 特開 2 0 1 3 - 1 8 7 2 9 1 号公報 【特許文献 6 】 米国特許出願公開 2 0 1 6 / 0 0 4 3 2 3 4 号明細書 【特許文献 7 】 米国特許出願公開 2 0 1 6 / 0 0 4 3 2 4 号明細書 【特許文献 8 】 米国特許出願公開 2 0 1 8 / 0 1 8 / 0 3 3 2 3 4 号明細書 【特許文献 8 】 米国特許出願公開 2 0 1 8 / 0 2 0 4 9 5 3 号明細書 【特許文献 9 】米国特許出願公開 2 0 1 8 / 0 2 0 4 9 5 3 号明細書 20

【発明が解決しようとする課題】

[0004]

ON状態での電流値は量子トンネル現象により律速されるため、十分に大きな値が得られていない。そのため、TFETの実用化のために、高いON電流および急峻なON/OFF動作を両立させることが求められている。

[0005]

本発明の目的の一つは、高いON電流および急峻なON/OFF動作を両立させたTF ETを実現することにある。

【課題を解決するための手段】

[0006]

本発明の一実施形態によると、第1導電型の第1半導体層と、第1領域において前記第 1半導体層に対してヘテロ接合を実現する第2導電型の第2半導体層と、前記第1領域に おいて前記第2半導体層を覆うゲート絶縁層と、前記ゲート絶縁層を覆うゲート電極層と 、前記第1半導体層に電気的に接続された第1電極層と、前記第2半導体層に電気的に接 続された第2電極層と、前記第1領域に対して前記第2電極層側に隣接した第2領域にお いて前記第1半導体層と前記第2半導体層との間に挟まれた第1絶縁層と、を含む、トン ネル電界効果トランジスタが提供される。

[0007]

前記第1半導体層および前記第2半導体層は、前記ヘテロ接合によってtype-II バンド構造を形成するエネルギーバンド構造を有する材料であってもよい。

【0008】

前記第2半導体層は、伝導帯の下端のエネルギーが前記第1半導体層のバンドギャップ内に存在する材料であってもよい。

【 0 0 0 9 】

前記第2半導体層<u>のバンドギャップ</u>は、前記第1半導体層のバンドギャップよりも大き くてもよい。

[0010]

前記第1半導体層は、p型半導体であり、前記第2半導体層は、n型半導体であってもよい。

【0011】

前記第1半導体層は、IV族の半導体であり、前記第2半導体層は、II-VI族の半導体であってもよい。

【0012】

前記第1半導体層は、IV族の半導体であり、前記第2半導体層は、金属酸化物を含んでもよい。

【0013】

前記第1半導体層は、Siを含んでもよい。

[0014]

前記第1半導体層は、SiおよびGeを含んでもよい。

[0015]

前記第1半導体層は、n型半導体であり、

前記第2半導体層は、p型半導体であってもよい。

[0016]

前記第2半導体層の誘電率は、前記第1半導体層の誘電率よりも低くてもよい。

[0017]

前記ゲート絶縁層および前記ゲート電極層は、前記第1領域から前記第2領域に拡がって配置されてもよい。

[0018]

前記第2領域は、前記第1領域に対して前記第1電極層側にも隣接してもよい。

【0019】

40

10

20

前記第2領域は、前記第1領域を囲んでもよい。

[0020]

前記ヘテロ接合が実現される部分における前記第1半導体層と前記第2半導体層との間 に、前記第1半導体層を成分に含む接合絶縁層が配置されてもよい。

(5)

【0021】

前記第1半導体層は、p型半導体であり、前記第2半導体層は、n型半導体であり、前記接合絶縁層は、前記第1半導体層の酸化物を含んでもよい。

【0022】

前記第1半導体層は、n型半導体であり、前記第2半導体層は、p型半導体であり、前記接合絶縁層は、前記第2半導体層の酸化物を含んでもよい。

【0023】

また、本発明の一実施形態によれば、第1導電型の第1半導体層と、第1領域において 前記第1半導体層に対してヘテロ接合を実現する第2導電型の第2半導体層と、前記第1 領域において前記第2半導体層を覆うゲート絶縁層と、前記ゲート絶縁層を覆うゲート電 極層と、前記第1半導体層に電気的に接続された第1電極層と、前記第2半導体層に電気 的に接続された第2電極層と、を含み、前記ヘテロ接合の面に対して垂直に見た場合に、 前記第1半導体層と前記第2半導体層とが重畳する領域は、前記第1領域よりも広い、ト ンネル電界効果トランジスタが提供される。

[0024]

上記いずれかに記載の複数のトンネル電界効果トランジスタと、前記トンネル電界効果 トランジスタに信号を供給するための導電体と、を含む、電子デバイスが提供されてもよい。

【0025】

前記複数のトンネル電界効果トランジスタは、Nchのトンネル電界効果トランジスタ と、Pchのトンネル電界効果トランジスタとを少なくとも含み、前記Nchのトンネル 電界効果トランジスタと、前記Pchのトンネル電界効果トランジスタとを接続する導電 体をさらに含んでもよい。

【発明の効果】

【0026】

本発明の一実施形態によれば、高いON電流および急峻なON/OFF動作を両立させたTFETを実現することができる。

【図面の簡単な説明】

[0027]

【図1】本発明の第1実施形態におけるTFETの構造を示す断面図である。 【図2】本発明の第1実施形態におけるTFETの構造を示す上面図である。 【図3】本発明の第1実施形態におけるTFETの製造方法を説明する図である。 【図4】本発明の第1実施形態におけるTFETの製造方法を説明する図である。 【図5】本発明の第1実施形態におけるTFETの製造方法を説明する図である。 【図6】本発明の第1実施形態におけるTFETの製造方法を説明する図である。 【図7】本発明の第1実施形態におけるTFETの製造方法を説明する図である。 【図8】本発明の第1実施形態におけるTFETの製造方法を説明する図である。 【図9】本発明の第1実施形態におけるTFETの製造方法を説明する図である。 【図10】本発明の第2実施形態におけるTFETの構造を示す断面図である。 【図11】本発明の第3実施形態におけるTFETの構造を示す断面図である。 【図12】本発明の第3実施形態におけるTFETの製造方法を説明する図である。 【図13】本発明の第3実施形態におけるTFETの製造方法を説明する図である。 【図14】本発明の第3実施形態におけるTFETの製造方法を説明する図である。 【図15】本発明の第3実施形態におけるTFETの製造方法を説明する図である。 【図16】本発明の第3実施形態におけるTFETの製造方法を説明する図である。 【図17】本発明の第4実施形態におけるTFETの構造を示す断面図である。

10

20

【図18】本発明の第4実施形態におけるTFETの製造方法を説明する図である。 【図19】本発明の第4実施形態におけるTFETの製造方法を説明する図である。 【図20】本発明の第4実施形態におけるTFETの製造方法を説明する図である。 【図21】本発明の第4実施形態におけるTFETの製造方法を説明する図である。 【図22】本発明の第4実施形態におけるTFETの製造方法を説明する図である。 【図23】本発明の第4実施形態におけるTFETの製造方法を説明する図である。 【図24】本発明の第4実施形態におけるTFETの製造方法を説明する図である。 【図25】本発明の第5実施形態におけるTFETの構造を示す断面図である。 【図26】本発明の第6実施形態におけるTFETの構造を示す断面図である。 【図27】本発明の第7実施形態における電子デバイスの構造を示す断面図である。 【図28】本発明の第8実施形態における電子デバイスの構造を示す断面図である。 【図29】本発明の第9実施形態におけるTFETの構造を示す断面図である。 【図30】本発明の第10実施形態におけるTFETの構造を示す断面図である。 【図31】本発明の第11実施形態におけるTFETの構造を示す断面図である。 【図32】本発明の第12実施形態におけるTFETの構造の第1の例を示す上面図であ る。 【図33】本発明の第12実施形態におけるTFETの構造の第2の例を示す上面図であ る。 【図34】本発明の第13実施形態におけるTFETの構造を示す上面図である。 【図35】本発明の第14実施形態におけるTFETの構造を示す上面図である。 【図36】本発明の第14実施形態におけるTFETの構造を示す断面図である。 【図37】本発明の第15実施形態におけるTFETの構造を示す上面図である。 【図38】本発明の第15実施形態におけるTFETの構造を示す断面図である。 【図39】本発明の第16実施形態におけるTFETの構造を示す上面図である。 【図40】本発明の第16実施形態におけるTFETの構造を示す断面図である。 【図41】本発明の第17実施形態におけるTFETの構造を示す上面図である。 【図42】本発明の第17実施形態におけるTFETの構造を示す水平断面図である。 【図43】本発明の第17実施形態におけるTFETの構造を示す垂直断面図である。 【図44】本発明の第17実施形態におけるTFETの製造方法を説明する図である。 【図45】本発明の第17実施形態におけるTFETの製造方法を説明する図である。 【図46】本発明の第17実施形態におけるTFETの製造方法を説明する図である。 【図47】本発明の第17実施形態におけるTFETの製造方法を説明する図である。 【図48】本発明の第17実施形態におけるTFETの製造方法を説明する図である。 【図49】本発明の第18実施形態におけるTFETの構造を示す上面図である。 【図50】本発明の第18実施形態におけるTFETの構造を示す水平断面図である。 【図51】本発明の第18実施形態におけるTFETの構造を示す垂直断面図である。 【図52】酸化物半導体/IV族半導体積層型トンネル電界効果トランジスタの、(a) 素子構造概念図、(b)OFF状態および(c)ON状態におけるエネルギーバンド図。 【図53】材料候補のまとめ。p型IV族半導体の価電子帯からn型酸化物半導体の伝導 帯へとband-to-bandトンネルが生じる。括弧内には各材料の比誘電率を示し ている。 【図54】(a)SiGeのエネルギーバンド構造、および、(b)band‐to‐b andトンネルの還元有効質量。 【図55】n-ZnO/p-SiGeトンネル接合におけるWKBトンネル確率のGe濃 度依存性。 【図56】TCADシミュレーションに用いた3次元デバイス構造模式図と主要なパラメ ータ。 【図57】(a)p-Geソースからn-ZnOチャネル表面へのband-to-ba ndトンネルの2次元イメージ図。(b)n-ZnO/p-Ge、および(c)n-Ge /p-Geトンネル接合におけるエネルギーバンド図。

50

40

10

20

JP 7164204 B2 2022.11.1

【図58】シミュレーションにより得られたn-ZnO/p-Ge TFETのI。- V。 特性。 【図59】シミュレーションにより得られたn-ZnO/p-Ge TFETのIィ- Vィ 特性。(a)線形表記、および(b)対数表記で示している。 【図60】(a)酸化物半導体膜厚、および(b)EOT <u>(equivalent oxide thickness)</u> がn - O S (oxide semiconductor) / p - G e T F E T の V втыт に 与える影響。 【図61】(a)酸化物半導体膜厚、および(b)EOTがn-OS/p-Ge TFE TのON電流に与える影響。 【図62】Si、SiGe、Geソースを有するTFETにおけるON電流と酸化物半導 体のEュュs位置の関係。 【図 6 3 】 S i 、 S i G e 、 G e ソースを有する T F E T における (a) 最小 S S <u>(sub t</u> hreshold swing)値、および、(b)平均SS値と酸化物半導体のEcos位置の関係。最 小SS値は電流値1pA/µm付近において得られた値、平均SS値は電流値1pA/µ mから0.3VのⅤ₀掃引幅を想定した際の値を用いている。 【図64】様々なGe中不純物濃度(Nョ)を仮定した場合のI。->。特性。酸化物半導 体中の不純物濃度(N₄)は5×10¹°cm³とした。 【図65】様々な酸化物半導体中不純物濃度(N。)を仮定した場合の、(a)ON電流 および(b)ON/OFF電流比とGe中不純物濃度(N_i)の関係。 【図66】界面準位がⅠィ->٬特性の劣化に与える影響。均一に分布した界面準位密度(Dit)を想定した。 【図67】n-ZnO/p-(SiもしくはGe) TFETの素子作製プロセスフロー 。不純物を添加しないZnO膜はパルスレーザー堆積(PLD)法により形成され、ゲー ト絶縁膜のEOTは5.8nmである。TFET動作を実験的に証明するため、トップゲ ートの薄膜トランジスタ(TFT)も同一チップ上に作製されている。 【図68】n-ZnO/p-Si TFETの断面透過電子顕微鏡像(cross-se ctional transmission electron microscopy X T E M)。柱状の多結晶 Z n O の形成、および Z n O / S i における膜厚約 1 . 5 nmのSiO²界面層も観測される。 【図69】ZnO/Si表面の原子間力顕微鏡像(atomic force micr oscopy, AFM)。400 のO₂アニール後の結果を示している。 【 図 7 0 】 (a) S i 2 p および Z n 3 p 、ならびに (b) 価電子帯端の X 線光電子分光 スペクトル、さらに(c)得られたn-ZnO/SiΟョ界面層/p-Si積層構造のエ ネルギーバンド構造。 【図71】初めてのZnO/Si TFET動作実証を示す、素子のIa-Va特性。素子 構造の断面図を図中に示している。 【図72】TFETのSS-I₀特性。最小SS値は71mV/dec.を達成した。比 較としてZnO TFTの結果も併せて示している。 【図73】ΖnO/Si TFETのIィ-Vィ特性。縦軸は線形表記。 【図74】Siソース中の不純物濃度に依存した Iィ- V ゥ特性の変化。約10[°] cm^³の 不純物濃度が、高いON電流とON/OFF電流比の両立に最適であることが分かる。 【図75】ZnO/Si TFETのIィ-Vィ特性。Si中の不純物濃度は2×10°c m^{*}で、縦軸は対数表記。負性微分抵抗(NDR)を示唆する特性が観測される。 【図76】ZnO/Si TFETにおける、ON電流とトンネル接合面積の依存性。 【図77】様々な測定条件により得られたZnO/Si TFETのSS-I₆特性。 【図78】ΖnO/SiおよびΖnO/Ge TFETにおけるI。- V。特性の比較。 【図79】様々な後処理を施して作製したZnO薄膜トランジスタ(TFT)のI-->。 特性。TFETではないことに注意。(a)いずれの後処理も施していない試料、(b) 後○☆熱処理(POA)のみ施した試料、(c)後プラズマ酸化(PPO)のみ施した試 料、(d)PPOとPOAを共に施した試料。トップゲート動作の I ィ- V ゥ特性が悪く、 A 1₂O₃ / Z n O 界面制御の重要性が示唆される。

20

10

30

【図80】ゲートスタック制御(I):TFETのI:-V;特性に対するPPOの影響。
PPOは、1nmのAl:O;を堆積した時点で施している。
【図81】ゲートスタック制御(II):TFETのI:-V;特性に対する350 におけるPOAおよびPNAの影響。PPOも事前に施した試料の結果を示している。
【図82】Nch-Pch単一構造TFETにおける動作模式図である。
【図83】NchTFETおよびPchTFETのそれぞれにおける動作模式図である。
【図84】NchTFETのI:-V;特性およびI:-V;特性を示す図である。
【図85】PchTFETのI:-V;特性およびI:-V;特性を示す図である。
【図85】PchTFETのI:-V;特性の温度依存性を示す図である。
【図87】NchTFETのI:-V;特性の温度依存性を示す図である。
【図87】NchTFETのぼ:-V;特性の温度依存性を示す図である。
【図88】ZnOとZnSnOとの表面状態および断面状態を比較する図である。
【発明を実施するための形態】
【0028】

以下、図面を参照して本発明の一実施形態について説明する。なお、以下に示す各実施 形態は一例であって、本発明は、これらの実施形態に限定して解釈されるものではない。 すなわち、以下に説明する複数の実施形態を互いに組み合わせたり、各実施形態に対して 公知の技術を適用して変形をしたりして、様々な態様で実施をすることが可能である。 【0029】

本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一 の符号または類似の符号(数字の後にA、B等を付しただけの符号)を付し、その繰り返 しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異 なったり、構成の一部が図面から省略されたりする場合がある。本件明細書に添付する図 面においては、図示と理解のしやすさの便宜上、適宜縮尺および縦横の寸法比等を、実物 のそれらから変更し誇張したり、構成の一部が図面から省略されたりする場合がある。さ らに、以下の説明において、構造間の位置関係を規定するときに、「上」または「下」は 、一方の構造の直上または直下に他の構造が配置される場合に限らず、構造間においてさ らに他の構造を介在する場合を含む。

【 0 0 3 0 】

まず、トンネル電界効果トランジスタ(TFET)の様々な実施形態について説明する。 、TFETの動作に関するシミュレーション結果および実証結果については、各実施形態 の説明の後にまとめて記載する。

【 0 0 3 1 】

< 第1 実施形態 >

[1.トンネル電界効果トランジスタの構造]

本発明の第1実施形態に係るTFETの構造について、図1、2を用いて説明する。第 1実施形態においては、NchのTFETを示している。すなわち、ゲートの電圧がソー スに対して高くする方向でON状態(ソース - ドレイン間を導通)とし、低くする方向で OFF状態(ソース - ドレイン間を非導通)とする。

【0032】

図1は、本発明の第1実施形態におけるTFETの構造を示す断面図である。図2は、 本発明の第1実施形態におけるTFETの構造を示す上面図である。図1は、図2におけ る切断線C1-C2における断面図に対応する。TFET10は、トンネル接合を用いた 電界効果トランジスタであって、p型IV族半導体層110、n型酸化物半導体層200 、ゲート絶縁層300、ゲート電極層400、分離絶縁層500、ソース電極層710、 およびドレイン電極層720を含む。トンネル接合は、p型IV族半導体層110とn型 酸化物半導体層200とがヘテロ接合をする部分(ヘテロ接合部900)によって形成さ れる。ヘテロ接合部900は、領域A1(第1領域)において実現される。なお、ヘテロ 接合部900においては、p型IV族半導体層110とn型酸化物半導体層200とが接 触する場合に限らず、トンネル接合を維持できる程度に非常に薄い絶縁層が存在してもよ 10

い。例えば、 p型 I V 族半導体層 1 1 0 の酸化物または窒化物が 1 n m 程度の厚さで存在 したとしても、事実上、 p型 I V 族半導体層 1 1 0 と n 型酸化物半導体層 2 0 0 とがヘテ 口接合部 9 0 0 を形成しているものとみなす。

【 0 0 3 3 】

p型IV族半導体層110は、半導体基板100の一部に形成され、n型IV族半導体 層120に囲まれることによってトランジスタ毎に分離された半導体層である。p型IV 族半導体層110は、この例では、主成分としてSi(シリコン)を含み、不純物の添加 によってp型の導電型を有する。半導体基板100は、Si基板である。n型IV族半導 体層120は、主成分としてSiを含み、不純物の添加によってn型の導電型を有する。 なお、p型IV族半導体層110は、p型のGe(ゲルマニウム)、p型のSiGe(シ リコンゲルマニウム)など、他のIV族の半導体を主成分としてもよい。 【0034】

n型酸化物半導体層200は、この例では、主成分としてZnO(酸化亜鉛)を含み、 不純物の添加および欠陥の導入の少なくとも一方によってn型の導電型を有する。n型酸 化物半導体層200の厚さは、5nm以上15nm以下であることが好ましく、この例で は、10nmである。n型酸化物半導体層200は、Zn(亜鉛)、In(インジウム) 、Sn(錫)、Ga(ガリウム)およびTi(チタン)の少なくとも一つの酸化物、およ びこれらを組み合わせた材料で形成された金属酸化物半導体であってもよく、例えば、I n₂O₂(酸化インジウム)、InGaZnO(酸化インジウムガリウム亜鉛)など、他の 酸化物半導体を主成分としてもよい。なお、以下の説明において酸化物半導体を「OS」 またはn型であることを含めて「n-OS」と記載することがある。 【0035】

上述したように、 p型 I V 族半導体層110とn 型酸化物半導体層200とは、領域A 1においてヘテロ接合部900を形成し、それ以外の部分においては、分離絶縁層500 によって分離されている。すなわち、図2に示すように、ヘテロ接合部900の面に対し て垂直に見た場合に、 p型 I V 族半導体層110とn 型酸化物半導体層200とが重畳す る領域A3は、領域A1よりも広くなっている。この例では、領域A3の縁部の全体は、 領域A1の縁部よりも外側に配置されている。

【0036】

分離絶縁層500(第1絶縁層)は、この例では、主成分としてSiO₂(酸化シリコン)を含む。分離絶縁層500は、絶縁性を有する材料であればSiO₂に限られず、例 えば、Si₃N₄(窒化シリコン)、その他の金属酸化物であってもよい。分離絶縁層50 0の厚さは、10nm以上20nm以下であることが好ましく、この例では、15nmで ある。分離絶縁層500は、ヘテロ接合部900の領域A1以外の領域A2(第2領域) において、p型IV族半導体層110とn型酸化物半導体層200とを分離する。分離絶 縁層500の領域A1に対応する部分には、接合開口部550が形成され、これによって 分離絶縁層500に囲まれたヘテロ接合部900が形成される。接合開口部550の側面 は、この例では傾斜している。

[0037]

ここで、領域A3は、領域A1と領域A2とを合わせた領域に対応する。領域A2は、 少なくとも、領域A1に対してドレイン電極層720側に隣接した領域を含む。図1、2 に示す例では、領域A2は、領域A1を囲んでいる。すなわち、この例では、領域A2は 、領域A1に対してソース電極層710側に隣接した領域も含んでいる。

[0038]

領域A2のうち、特に、領域A1(ヘテロ接合部900)に対してドレイン電極層72 0側に隣接した領域における分離絶縁層500の存在によって、ヘテロ接合部900から ドレイン電極層720までのn型酸化物半導体層200において、p型IV族半導体層1 10の影響により空乏化することを抑制することができる。空乏化を抑制することによっ て、n型酸化物半導体層200が高抵抗化してしまうことを抑制することができる。また 、このような構造を採用することで、後述するように、p型IV族半導体層110または 10



n 型酸化物半導体層 2 0 0 の外縁での電界集中を避けることができるため、急峻なON / OFF動作(小さいSS値)を実現することができる。 【 0 0 3 9 】

ゲート絶縁層300は、この例では、主成分としてAl₂O₃(酸化アルミニウム)を含む。ゲート絶縁層300の厚さは、1nm以上15nm以下であることが好ましく、この例では、10nmである。ゲート絶縁層300は、例えば、HfO₂(酸化ハフニウム)、ZrO₂(酸化ジルコニウム)、La₂O₃(酸化ランタン)、Y₂O₃(酸化イットリウム)など、他の高誘電率の絶縁材料で形成されてもよく、これらの組み合わせた材料を用いてもよい。また、ゲート絶縁層300は、SiO₂など、いわゆる高誘電率とはいわれていない絶縁材料で形成されてもよい。

[0040]

ゲート絶縁層300は、少なくとも領域A1においてn型酸化物半導体層200を覆い、ゲート電極層400とn型酸化物半導体層200とに挟まれている。この例では、n型酸化物半導体層200の外縁と、ゲート絶縁層300の外縁とは、一致しているが、必ずしも一致していなくてもよい。

【0041】

ゲート電極層400は、この例では、主成分としてTiN(窒化チタン)を含む。ゲート電極層400は、A1(アルミニウム)、W(タングステン)、Ta(タンタル)、T i(チタン)、Co(コバルト)、Mo(モリブデン)、TaN(窒化タンタル)、WN (窒化タングステン)など、他の導電体であってもよい。閾値(Vi)の調整のため、n 型酸化物半導体層200との関係で、適切な仕事関数を有する導電体を用いることが望ま しい。なお、ゲート電極層400に対して、さらにA1等の低抵抗の導電体を積層するこ とによって、電極層全体として低抵抗化するようにしてもよい。

【0042】

ゲート電極層400は、ゲート絶縁層300を覆う。ゲート電極層400は、この例で は、領域A1だけではなく、領域A1の外側まで拡がって配置されている。すなわち、こ の例では、ゲート絶縁層300およびゲート電極層400は、接合開口部550を塞ぐよ うに配置されている。なお、ゲート電極層400の縁部とヘテロ接合部900の縁部とが 一致していてもよい。

【0043】

ソース電極層710(第1電極層)は、この例では、主成分としてNi(ニッケル)を 含む。ソース電極層710は、A1、W、Ta、Ti、Co、Mo、TiN、TaN、W Nなど、他の導電体であってもよい。ソース電極層710は、分離絶縁層500に形成さ れた開口部570を介して、p型IV族半導体層110に電気的に接続される。なお、ソ ース電極層710に対して、さらにA1等の低抵抗の導電体を積層することによって、電 極層全体として低抵抗化するようにしてもよい。

[0044]

ドレイン電極層720(第2電極層)は、この例では、主成分としてA1を含む。ドレイン電極層720は、W、Ta、Ti、Co、Mo、TiN、TaN、WNなど、他の導電体であってもよい。ドレイン電極層720は、ゲート絶縁層300に形成された開口部370を介して、n型酸化物半導体層200に電気的に接続される。この例では、ソース電極層710とドレイン電極層720とは、ヘテロ接合部900を介して反対側に配置されている。

【0045】

[2.ヘテロ接合]

続いて、ヘテロ接合部900について説明する。TFETの動作原理である量子トンネ ル現象は、後述する図52に示すように、p型IV族半導体層110の価電子帯中の電子 がn型酸化物半導体層200の伝導帯中の準位へと遷移する過程である。トンネル確率は 、電子が感じるエネルギー障壁の高さとトンネル距離とが指数関数的に影響する。したが って、これらを共に小さくする材料と構造の選択が求められる。加えて理想的なエネルギ 10



ーバンド構造(エネルギーバンドアライメント)を実現するためには、接合界面近傍における元素の組成および不純物濃度(分布)を精密に制御する必要がある。 【0046】

p型IV族半導体層110とn型酸化物半導体層200とのヘテロ接合によって、ty pe-IIバンド構造を形成するエネルギーバンド構造が実現される。このエネルギーバンド構造は、後述する図52に例示されている。また、様々な材料のエネルギーバンドは、後述する図53に例示されている。

【0047】

type-IIバンド構造を実現するために、n型酸化物半導体層200は、伝導帯の 下端のエネルギーEcosが、p型IV族半導体層110のバンドギャップ内に存在する材 料である。すなわち、p型IV族半導体層110の伝導帯の下端のエネルギーEcosと価 電子帯の上端のエネルギーEcosとの間に、Ecosが存在する。また、Ecosとn型酸化 物半導体層200の価電子帯の上端のエネルギーEcosとの間に、Ecosが存在する。こ のような条件を満たす材料が、p型IV族半導体層110とn型酸化物半導体層200と の材料として選択される。このとき、Ecosとの差が小さくなる材料が選択され ることで、エネルギー障壁の高さを小さくすることができる。このとき、p型IV族半導 体層110において、SiGeを用い、SiとGeとの組成比を変えてもよい。これによ って、後述する図54に示すように、n型酸化物半導体層200の種類に応じたエネルギ ーバンドの関係を自由に調整することもできる。

【0048】

p型IV族半導体層110のバンドギャップの大きさよりも、 n型酸化物半導体層20 0のバンドギャップの大きさが大きくなるように、それぞれの材料が選択されてもよい。 このような関係にすることによって、OFF状態での漏れ電流を小さくすることができる

【0049】

ヘテロ接合部900によって、トンネル接合が面によって形成されるため、接合面全体 にトンネル現象を誘起することができる。そのため、電流値を増大させることができる。 また、この構造によって、n型酸化物半導体層200の厚さでトンネル距離を制御するこ とができる。n型酸化物半導体層200を薄くすると、トンネル距離を小さくすることが できる一方、接合面からドレイン電極層720に至る経路の抵抗が上昇するため、膜の抵 抗率との関係で適切な厚さが設定されればよい。

[0050]

さらに、ヘテロ接合部900のうちトンネル接合として寄与する部分(ヘテロ接合部900のうちゲート絶縁層300を介してゲート電極層400に覆われている部分)の外縁 が、p型IV族半導体層110の外縁とn型酸化物半導体層200の外縁とのいずれとも 一致しないように配置されることによって、p型IV族半導体層110の外縁またはn型 酸化物半導体層200の外縁でのトンネル現象を抑制することができる。これによって、 トンネル現象をより均一に誘発することができ、より急峻なON/OFF動作を実現する こともできる。なお、第1実施形態では、ヘテロ接合部900と、トンネル接合として寄 与する部分(ヘテロ接合部900のうちゲート絶縁層300を介してゲート電極層400 に覆われている部分)とは同じ領域になるが、後述する図32、図33に例示される構成 のように、同じ領域にはならない場合がある。

【0051】

p型IV族半導体層110の誘電率よりもn型酸化物半導体層200の誘電率が小さく なるように、それぞれの材料が選択されてもよい。例えば、図53に示すように、Siの 誘電率は11.2、Geの誘電率は16.2である一方、ZnOの誘電率は、8.8であ る。電束密度(誘電率×電界)一定の原理により、誘電率が小さい膜のエネルギーバンド が優先的に変調される。そのため、ゲート電極層400側の半導体層(n型酸化物半導体 層200)に誘電率が相対的に低い材料を用いることでトンネル距離が小さくなり、n型 酸化物半導体層200の膜厚に近づけることができる(後述する図52(c)および図5 20

7 参照)。

[0052]

一般的に、SiGeおよびGeは、点欠陥によりp型の導電型を有する傾向が強い。一 方、酸化物半導体は、点欠陥によりn型の導電型を有する傾向が強い。そのため、不純物 元素の添加がなくても材料固有の性質を利用してp-nトンネル接合を形成することで、 材料界面とキャリア伝導の界面とが自己整合的に一致し、かつ、非常に急峻であるため、 理想的なエネルギーバンド構造を実現することができる。後述する実証結果(図67から 図81)に示すように、p型IV族半導体層110としてp型Siまたはp型Geと、不 純物添加のないZnOとを組み合わせることで、量子トンネル効果を示唆する動作特性が 得られている。

【0053】

[3.トンネル電界効果トランジスタの製造方法]

TFET10の製造方法について、図3から図9を用いて説明する。

【0054】

図 3 から図 9 は、本発明の第 1 実施形態における T F E T の製造方法を説明する図であ る。まず、 n 型 I V 族半導体層 1 2 0 を含む半導体基板 1 0 0 において、 p 型の導電型を 付与する不純物イオン(例えば、B イオン)を注入することによって p 型 I V 族半導体層 1 1 0 を形成する(図 3)。このとき、不純物濃度(N_i)は、10¹¹ c m¹² ~ 10¹¹ c

m [']で、 n 型酸化物半導体層 2 0 0 の不純物濃度(N₄)に応じて適宜設定される。

【 0 0 5 5 】

続いて、半導体基板100のうちp型IV族半導体層110が形成された面を覆うよう に分離絶縁層500を形成する(図4)。この例では、分離絶縁層500として、15n mのSiO²が堆積される。

【0056】

続いて、分離絶縁層500のうち、ヘテロ接合部900が形成される領域A1に対応す る部分を除去して、接合開口部550を形成する(図5)。この例では、フォトリソグラ フィ技術を用い、接合開口部550が形成される。接合開口部550が化学エッチング(ウェットエッチング)によって形成されることで、傾斜を有する側面が形成される。プラ ズマエッチングによって基板に対して垂直に近い側面を有する接合開口部550が形成さ れてもよい。接合開口部550の大きさは、一辺が5nm~500nm程度、好ましくは 10nm~200nm程度の大きさで設定される。

[0057]

続いて、分離絶縁層500および接合開口部550によって露出された p型IV族半導体層110を覆うように、 n型酸化物半導体層200およびゲート絶縁層300を順に堆積する(図6)。この例では、 n型酸化物半導体層200として10nmのZnOがスパッタ法などの物理気相堆積(PVD)法により堆積される。ZnOは、化学気相成長(CVD)法または原子層堆積(ALD)法によって堆積されてもよい。このとき、 n型酸化物半導体層200の不純物濃度(Na)は、10¹¹ cm³~10²⁰ cm³で、 p型IV族 半導体層110の不純物濃度(Na)は、10¹¹ cm³~10²⁰ cm³で、 p型IV族 半導体層110の不純物濃度(Na)に応じて適宜設定される。これは、不純物を添加す る場合と、ZnOにおける点欠陥(酸素空孔および格子間亜鉛)をそのまま電子を生成す る欠陥準位として使用する場合とがある。欠陥量制御には、熱処理が用いられる。 【0058】

また、この例では、ゲート絶縁層300として1nmのAliOiがALD法によって堆 積される。ゲート絶縁層300を堆積後、酸素プラズマ処理によって、ゲート絶縁層30 0とn型酸化物半導体層200との界面の欠陥密度を低減させてもよい。この場合、酸素 プラズマ処理の後に、漏れ電流の抑制のため、さらに絶縁膜を9nm堆積する。この絶縁 膜は、最初に形成したAliOiとするが、別の高誘電率の絶縁材料で形成されてもよい。 ゲート絶縁層300を堆積後に、熱処理によってゲート絶縁層300およびn型酸化物半 導体層200の膜質の高品質化を行ってもよい。なお、この処理は、以下に説明する所定 パターンへの加工後に行ってもよい。

10





【0059】

続いて、n型酸化物半導体層200およびゲート絶縁層300を所定のパターンに形成 する(図7)。この例では、フォトリソグラフィ技術を用い、化学エッチング(ウェット エッチング)またはプラズマエッチングによって、n型酸化物半導体層200およびゲー ト絶縁層300が加工される。この例では、n型酸化物半導体層200およびゲート絶縁 層300は、同じパターンで加工されるが、別々のパターンで加工されてもよい。 【0060】

続いて、ゲート電極層400を、ゲート絶縁層300上に形成する(図8)。この例で は、ゲート電極層400は、まず、ゲート絶縁層300および分離絶縁層500を覆うよ うに堆積され、フォトリソグラフィ技術を用い、プラズマエッチング等により所定のパタ ーンに加工される。この例では、ゲート電極層400として、TiNがスパッタ法により 堆積されるが、原子層堆積(ALD)法などの別の方法で堆積されてもよい。 【0061】

続いて、分離絶縁層500に開口部570を形成し、p型IV族半導体層110の一部 を露出し、ソース電極層710をこの露出された部分に電気的に接続されるように形成す る(図9)。まず、フォトリソグラフィ技術を用い、化学エッチング等により開口部57 0を形成する。そして、ソース電極層710は、少なくともp型IV族半導体層110の 露出された部分を覆うように堆積され、フォトリソグラフィ技術を用い、プラズマエッチ ング等により所定のパターンに加工される。この例では、ソース電極層710として、N iがスパッタ法により堆積される。

[0062]

続いて、ゲート絶縁層300に開口部370を形成し、n型酸化物半導体層200の一 部を露出し、ドレイン電極層720をこの露出された部分に電気的に接続されるように形 成する(図1)。これによって、図1に示すTFET10が形成される。まず、フォトリ ソグラフィ技術を用い、化学エッチング等により開口部370を形成する。

【0063】

そして、ドレイン電極層720は、少なくともn型酸化物半導体層200の露出された 部分を覆うように堆積され、フォトリソグラフィ技術を用い、プラズマエッチング等によ り所定のパターンに加工される。この例では、ドレイン電極層720として、A1がスパ ッタ法により形成される。なお、ドレイン電極層720を形成するときに、ソース電極層 710およびゲート電極層400の少なくとも一方に対して、ドレイン電極層720の材 料であるA1をさらに積層する形態で残存させてもよい。

[0064]

なお、この製造方法については一例であって、所望の構造を製造できるのであれば、別の方法が適用されてもよい。例えば、ソース電極層710を形成する前に、ドレイン電極層720が形成されるようにしてもよい。以上が、TFET10の製造方法についての説明である。

【0065】

< 第 2 実施形態 >

第1実施形態では、NchのTFET10を示していたが、第2実施形態では、PchのTFET10Aを実現する構成について説明する。すなわち、ゲートの電圧がソースに対して低くする方向でON状態(ソース - ドレイン間を導通)とし、高くする方向でOFF状態(ソース - ドレイン間を非導通)とする。

[0066]

ヘテロ接合部900を実現する第1導電型の第1半導体層と第2導電型の第2半導体層 とのうち、ゲート電極層400に近い側が第2半導体層と定義する。ON状態にするとき には、NchであってもPchであっても、n型の半導体層がp型の半導体層よりも高い 電位になるようにゲート電圧が制御される(後述する図83参照)。この場合、Nchの TFETであれば、第1導電型がp型であり、第2導電型がn型である。一方、Pchの TFETであれば、第1導電型がn型であり、第2導電型がp型である。このように、P 10



chのTFETであれば、NchのTFETとは逆に、ゲート電極層400に近い半導体 層がp型の半導体となるようにすればよい。

【0067】

図10は、本発明の第2実施形態におけるTFETの構造を示す断面図である。図10 に示すPchのTFET10Aの例では、ヘテロ接合部900を形成するp型IV族半導 体層110Aとn型酸化物半導体層200Aとにおいて、p型IV族半導体層110Aの 方がゲート電極層400に近い側に配置される。そのため、ゲート電極層400から遠い 側に配置されるn型酸化物半導体層200Aは、絶縁基板1000上に形成されて、TF ET毎に分離される。したがって、PchTFET(第2実施形態)は、NchのTFE T10(第1実施形態)におけるp型IV族半導体層110とn型酸化物半導体層200 との位置関係が入れ替わった構成である。

【0068】

この構成においても、少なくとも領域A2において、p型IV族半導体層110Aとn 型酸化物半導体層200Aとを分離するための分離絶縁層500が配置される。これによって、ヘテロ接合部900からドレイン電極層720までにおいてp型IV族半導体層1 10Aが空乏化により高抵抗化してしまうことを抑制することができる。 【0069】

なお、この例では、ゲート電極層400側においては、p型IV族半導体層110Aが 配置されるため、n型酸化物半導体層200Aの誘電率よりもp型IV族半導体層110 Aの誘電率が低くなるようにすることが好ましい。例えば、n型酸化物半導体層200A として、SiまたはGeに比べて高い誘電率を有するTiO2を用いてもよい。

20

10

< 第3 実施形態 >

[0070]

第3実施形態では、第1実施形態におけるゲート絶縁層300およびゲート電極層40 0をn型酸化物半導体層200側からp型IV族半導体層110側に変更することによっ てPchのTFET10Bを実現した例について説明する。

【0071】

図11は、本発明の第3実施形態におけるTFETの構造を示す断面図である。図11 に示す例では、導電性(n型またはp型)を有するSi基板、Si基板上に設けられた埋 込酸化膜(SiO₂)、および埋込酸化膜上に設けられたp型のSi薄膜を用いて、Pc hのTFET10Bが形成されている。ここで、Si基板からゲート電極層400Bが形 成され、埋込酸化膜からゲート絶縁層300Bが形成され、p型のSi薄膜からp型IV 族半導体層110Bが形成される。したがって、p型IV族半導体層110Bとして、p 型のGe、p型のSiGeなど、他のIV族の半導体を用いる場合には、埋込酸化膜上に 設けられる薄膜についてもGe薄膜、SiGe薄膜を用いればよい。他の実施形態におい ても同様である。

[0072]

Pchで動作させるためには、ゲート電極層400B側に配置されるp型IV族半導体 層110Bを薄くする必要がある。この例では、p型IV族半導体層110Bの膜厚は1 0nmである。この結果、領域A2は、少なくとも、p型IV族半導体層110Bに接続 されるドレイン電極層720と、ヘテロ接合部900との間に設けられる。一方、n型酸 化物半導体層200は、ゲート電極層400Bとは反対側に位置する半導体であるため、 第1実施形態におけるn型酸化物半導体層200よりも厚くてもよい。

【0073】

ドレイン電極層720は、分離絶縁層500に形成された開口部570を介して、p型 IV族半導体層110Bに電気的に接続されている。ソース電極層710は、n型酸化物 半導体層200に電気的に接続されている。なお、n型酸化物半導体層200の表面に絶 縁層を形成し、その絶縁層に形成された開口部を介してソース電極層710とn型酸化物 半導体層200とが接続されてもよい。ゲート引き出し電極層740は、分離絶縁層50 0およびゲート絶縁層300Bを貫通して、ゲート電極層400Bに電気的に接続される

【0074】

図12から図16は、本発明の第3実施形態におけるTFETの製造方法を説明する図 である。半導体基板100Bを準備する(図12)。半導体基板100Bは、ゲート電極 層400BとなるSi基板420B、Si基板上に設けられゲート絶縁層300Bとなる 埋込酸化膜(SiO₂)、および埋込酸化膜上に設けられp型IV族半導体層110Bと なるp型のSi薄膜を含む。

(15)

【0075】

まず、 p型 I V 族半導体層110 B を T F E T ごとに分離する(図13)。 p型 I V 族 半導体層110 B は、フォトリソグラフィ技術を用い、プラズマエッチング等により所定 のパターンに加工される。続いて、分離絶縁層500を堆積し、接合開口部550を形成 する(図14)。そして、 n 型酸化物半導体層200、ソース電極層710およびドレイ ン電極層720を形成する(図15)。

【0076】

S i 基板420Bを薄化し、さらに所定のパターンに加工することによってゲート電極 層400Bを形成する(図16)。その後、分離絶縁層500およびゲート絶縁層300 Bに開口を形成し、ゲート電極層400Bに電気的に接続されるゲート引き出し電極層7 40を形成する(図11)。ゲート引き出し電極層740は、導電性を有する材料であれ ばよく、例えば、ソース電極層710またはドレイン電極層720と同一の材料であって もよい。

【 0 0 7 7 】

< 第4 実施形態 >

第4実施形態では、第3実施形態におけるPchのTFET10Bとは異なる方法で形成されたゲート電極層400Cを有するPchのTFET10Cの例について説明する。 【0078】

図17は、本発明の第4実施形態におけるTFETの構造を示す断面図である。図17 に示すTFET10Cでは、図11に示す第3実施形態におけるTFET10Bの構造に 対して、p型IV族半導体層110C、ゲート絶縁層300C、ゲート電極層400Cお よび平坦化絶縁層600を含む点で異なっている。この例では、ゲート絶縁層300Cお よびゲート電極層400Cについては、第1実施形態におけるゲート絶縁層300および ゲート電極層400と同様の材料で形成されることができる。また、平坦化絶縁層600 は、この例では、SiO2であって、ゲート電極層400Cと同一面を形成するように、 配置されている。このTFET10Cは、通常では、平坦化絶縁層600およびゲート電 極層400が形成された面に対して別の構造体2000に貼り合わされる。 【0079】

図18から図24は、本発明の第4実施形態におけるTFETの製造方法を説明する図 である。まず、半導体基板100Cを準備する(図18)。半導体基板100Cは、Si 基板120C、Si基板120C上に設けられた埋込酸化膜130C、および埋込酸化膜 130C上に設けられp型IV族半導体層110Cとなるp型のSi薄膜を含む。 【0080】

まず、 p型 I V 族半導体層 1 1 0 C を T F E T ごとに分離する(図 1 9)。 p型 I V 族 半導体層 1 1 0 C は、フォトリソグラフィ技術を用い、プラズマエッチング等により所定 のパターンに加工される。続いて、ゲート絶縁層 3 0 0 C を堆積する(図 2 0)。続いて 、ゲート電極層 4 0 0 C を形成し、ゲート電極層 4 0 0 C が配置されていない領域に平坦 化絶縁層 6 0 0 を形成する(図 2 1)。平坦化絶縁層 6 0 0 は、ゲート電極層 4 0 0 C を 形成した後に、例えば S i O などの絶縁材料が堆積され、C M P (化学機械研磨)等に よって平坦化されればよい。

[0081]

このようにして、ゲート電極層400C側において平坦化絶縁層600を用いて、全体的に平坦化することによって、後述する図27で説明するように、TFET10Cを別の

10

構造体に貼り合わせた構造を実現することが容易になる。

[0082]

別の構造体2000に貼り合わせた後に、埋込酸化膜130Cを除去することによって、Si基板120Cをp型IV族半導体層110Cから分離する(図22)。続いて、p型IV族半導体層110Cのうち埋込酸化膜130Cに接していた面側に分離絶縁層500を堆積し、接合開口部550を形成する(図23)。そして、n型酸化物半導体層200、ソース電極層710およびドレイン電極層720を形成する(図24)。その後、分離絶縁層500およびゲート絶縁層300Cに開口を形成し、ゲート電極層400Cに電気的に接続されるゲート引き出し電極層740を形成する(図17)。

【0083】

< 第5 実施形態 >

第1実施形態におけるNchのTFET10に対して、第3実施形態におけるPchの TFET10Bまたは第4実施形態におけるPchのTFET10Cを組み合わせること によって、単一構造として実現されたTFET10Dを第5実施形態として説明する。 【0084】

図25は、本発明の第5実施形態におけるTFETの構造を示す断面図である。図25 に示すTFET10Dによれば、ヘテロ接合部900よりp型IV族半導体層110C側 においては、図17に示す構造によってPchのTFET構造を実現する。一方、ヘテロ 接合部900よりn型酸化物半導体層200側においては、図1に示す構造によってNc hのTFET構造を実現する。

【 0 0 8 5 】

この構成により、TFET10Dは、p側電極層712をソース、n側電極層721を ドレイン、およびゲート電極層400の各電位を制御することによって、Nchのトラン ジスタとして用いることができる。一方、TFET10Dは、p側電極層712をドレイ ン、n側電極層721をソース、およびゲート電極層400Cの各電位を制御することに よって、Pchのトランジスタとして用いることができる。

[0086]

このような構造においては、 p 型 I V 族半導体層 1 1 0 C および n 型酸化物半導体層 2 0 0 のいずれも 1 0 n m 程度と薄い膜を用いる必要がある。そのため、領域 A 2 は、領域 A 1 に対して p 側電極層 7 1 2 側の領域 A 2 p、および領域 A 1 に対して n 側電極層 7 2 1 側の領域 A 2 n の双方を含むことが好ましい。

【0087】

<第6実施形態>

第6実施形態では、第1実施形態におけるTFET10に対して、p型IV族半導体層 110をTFETごとに分離したTFET10Eについて説明する。 【0088】

図26は、本発明の第6実施形態におけるTFETの構造を示す断面図である。図26 に示すTFET10Eでは、図1に示す第1実施形態におけるTFET10の構造に対し て、p型IV族半導体層110Eを用いる点で異なっている。p型IV族半導体層110 Eは、埋込酸化膜130E上に配置されたp型の半導体層をTFET毎に分離するように 加工されている。埋込酸化膜130Eは、Si基板120E上に配置されている。なお、 Si基板120Eは、ガラス等の絶縁基板であってもよい。このようなTFET10Eは 、SOI(Si on Insulator)などの基板を用いて製造することができる

[0089]

なお、 p型 I V 族半導体層110をTFET毎に分離する方法については、 P型MOS FETにおいて P + 領域を分離する方法として一般的に採用される様々な方法が適用可能 である。このとき、 STI (Shallow Trench Isolation)の技 術が使用されてもよい。

【 0 0 9 0 】

40

10

30

< 第 7 実施形態 >

第7実施形態では、第4実施形態におけるPchのTFET10Cと、第6実施形態に おけるNchのTFT10Eとを組み合わせたインバータを含む電子デバイス1について 説明する。この例では、TFET10CとTFET10Eとが異なる層に配置された例に ついて説明する。

【0091】

図27は、本発明の第7実施形態における電子デバイスの構造を示す断面図である。図 27に示す例では、電子デバイス1のうち、一つのインバータを想定した構成が抽出され 、Nchトランジスタ部1Tn、Pchトランジスタ部1Tpおよび配線部1Twが示さ れている。

【0092】

N c h トランジスタ部1 T n には、N c h の T F E T 1 0 E が配置され、下部層間絶縁 層 6 1 0 に覆われている。下部層間絶縁層 6 1 0 には、T F E T 1 0 E に接続される配線 が配置されている。この例では、N c h トランジスタ部1 T n の上面は平坦に形成されて いる。

【0093】

P c h トランジスタ部1 T p には、 P c h の T F E T 1 0 C が配置され、配線部1 T w とともに、上部層間絶縁層620に覆われている。 P c h トランジスタ部1 T p は、図2 5 に示すように、その下面が平坦に形成され、 N c h トランジスタ部1 T n の上面と接続 されている。

【0094】

TFET10Eのゲート電極層400Eと、TFET10Cのゲート電極層400Cと が電気的に接続され、さらにゲート入力用配線810に接続される。TFET10Eのド レイン電極層720EとTFET10Cのドレイン電極層720Cとが、ドレイン出力用 配線830を介して接続されている。TFET10Eのソース電極層710Eは、低電源 線860に接続される。TFET10Cのソース電極層710Cは、高電源線880に接 続される。このように、TFET10EとTFET10Cとを接続する導電体が、少なく とも配線部1Twに配置されている。

【0095】

低電源線860には電源の低電位側が接続され、高電源線880には電源の高電位側が 接続される。また、ゲート入力用配線810には、デジタル信号として、例えば前段のイ ンバータの出力信号が入力される。ドレイン出力用配線830には、TFET10EとT FET10Cとによって構成されるインバータにより、ゲート入力用配線810に入力さ れた信号の反転信号が出力される。なお、ゲート入力用配線810は、初段のインバータ であれば、デジタル信号が供給される端子であるともいえる。

【 0 0 9 6 】

< 第8 実施形態 >

第8実施形態では、第3実施形態におけるPchのTFET10Bと、第6実施形態に おけるNchのTF<u>E</u>T10Eとを組み合わせたインバータを含む電子デバイス1Aにつ いて説明する。この例では、TFET10BとTFET10Eとが互いに一部の構成を同 じ層で実現するように配置された例について説明する。なお、第7実施形態と同様に、P chのTFETとして、第4実施形態におけるTFET10Cが適用されてもよい。 【0097】

図28は、本発明の第8実施形態における電子デバイスの構造を示す断面図である。図 28に示す例では、電子デバイス1Aのうち、一つのインバータを想定した構成が抽出され、Nchトランジスタ部1ATnおよびPchトランジスタ部1ATpが示されている

【0098】

N c h トランジスタ部1 A T n には、N c h の T F E T 1 0 E が配置され、P c h トランジスタ部1 A T p には、P c h の T F E T 1 0 B が配置され、それぞれ層間絶縁層 6 3

10

0に覆われている。

【 0 0 9 9 】

TFET10Eのゲート電極層400Eと、TFET10Bのゲート電極層400Bと が、ゲート入力用配線810を介して接続される。TFET10Eのドレイン電極層72 0EとTFET10Bのドレイン電極層720Bとが、ドレイン出力用配線830を介し て接続されている。TFET10Eのソース電極層710Eは、低電源線860に接続さ れる。TFET10Bのソース電極層710Bは、高電源線880に接続される。このよ うに、TFET10EとTFET10Bとが導電体によって接続される。

(18)

【0100】

低電源線860には電源の低電位側が接続され、高電源線880には電源の高電位側が 接続される。また、ゲート入力用配線810には、デジタル信号として、例えば前段のイ ンバータの出力信号が入力される。ドレイン出力用配線830には、TFET10EとT FET10Bとによって構成されるインバータにより、ゲート入力用配線810に入力さ れた信号の反転信号が出力される。なお、ゲート入力用配線810は、初段のインバータ であれば、デジタル信号が供給される端子であるともいえる。

[0101]

< 第 9 実施形態 >

第9実施形態におけるTFET10Fについて説明する。

図29は、本発明の第9実施形態におけるTFETの構造を示す断面図である。第1実施形態におけるTFET10では、ドレイン電極層720がヘテロ接合部900に対して ソース電極層710とは反対側に配置されていた。第9実施形態におけるTFET10F では、図29に示すように、ドレイン電極層720がヘテロ接合部900に対してソース 電極層710と同じ側に配置されている。この場合、ヘテロ接合部900からソース電極 層710に至る経路およびヘテロ接合部900からドレイン電極層720に至るまでの経路のいずれも共通の領域A2を通過することになる。

< 第10 実施形態 >

ヘテロ接合部900には、上述したようにp型IV族半導体層110とn型酸化物半導体層200との間に非常に薄い絶縁層が配置されていてもよい。第10実施形態では、そのような絶縁層が存在するTFET10Gについて説明する。

【0104】

図30は、本発明の第10実施形態におけるTFETの構造を示す断面図である。T FET10Gにおいては、ヘテロ接合部900において、1nm程度の接合絶縁層115 が配置されている。この例では、接合絶縁層115は、p型IV族半導体層110を成分 に含む絶縁材料であり、例えば、この成分の酸化膜または窒化膜である。n型酸化物半導 体層200に含まれる酸素成分の影響により、接合絶縁層115として、p型IV族半導 体層110の酸化膜が形成されてもよい。

[0105]

< 第11 実施形態 >

第1実施形態では、接合開口部550の側面が傾斜を有していたが、傾斜を有していな くてもよい。第11実施形態では、ヘテロ接合部900に対して垂直な側面をもつ接合開 口部550Hが形成されたTFET10Hについて説明する。

[0106]

図31は、本発明の第11実施形態におけるTFETの構造を示す断面図である。図3 1に示すように、分離絶縁層500Hには、側面がヘテロ接合部900に対して垂直になっている接合開口部550Hが形成されている。この場合、n型酸化物半導体層200H 、ゲート絶縁層300Hおよびゲート電極層400Hは、接合開口部550Hの側面を段 切れなく覆われるように形成される。

【0107】

10

20

30

< 第12 実施形態 >

第1実施形態では、図2に示すようにゲート電極層400がヘテロ接合部900の全体 を覆うことで、ヘテロ接合部900とトンネル接合部とが同じ領域であった。第12実施 形態では、ヘテロ接合部900の一部においてトンネル接合が実現される例について説明 する。

(19)

【0108】

図32は、本発明の第12実施形態におけるTFETの構造の第1の例を示す上面図で ある。図32に示すTFET10J1では、第1実施形態におけるTFET10に対して 、ヘテロ接合部900の一部のみを覆うゲート電極層400Jを有している点が異なって いる。この例では、ヘテロ接合部900のうち、ソース電極層710側およびドレイン電 極層720側については、第1実施形態と同様な構造でゲート電極層400Jが形成され ているが、ソース電極層710とドレイン電極層720を結ぶ方向に垂直な方向について は、ゲート電極層400Jの外縁がヘテロ接合部900に重畳する位置になっている。 【0109】

図33は、本発明の第12実施形態におけるTFETの構造の第2の例を示す上面図で ある。図33に示すTFET10J2では、図32に示すTFET10J1に対して、さ らにヘテロ接合部900が接合開口部550よりも狭い範囲になっている点が異なってい る。この例では、ヘテロ接合部900のうち、ソース電極層710側およびドレイン電極 層720側については、第1実施形態と同様な構造でn型酸化物半導体層200Jおよび ゲート絶縁層300Jが形成されているが、ソース電極層710とドレイン電極層720 を結ぶ方向に垂直な方向については、n型酸化物半導体層200Jの外縁がヘテロ接合部 900に重畳する位置になっている。すなわち、この方向においては、n型酸化物半導体 層200Jの外縁は、接合開口部550の開口端と、ゲート電極層400Jの外縁との間 に存在するようになっている。なお、図においては、n型酸化物半導体層200Jとゲー ト絶縁層300Jの外縁とは一致しているが、ゲート絶縁層300Jの外縁は、より外側 に存在してもよい。

[0110]

TFET10J1およびTFET10J2のいずれにおいても、トンネル現象は、ヘテロ接合部900全体で生じるのではなく、ヘテロ接合部900とゲート電極層400Jとが重畳する領域で生じることになる。この構成においても、p型IV族半導体層110の 外縁またはn型酸化物半導体層200の外縁でのトンネル現象の発生を抑制することがで きる。仮に外縁部分でトンネル現象が生じたとしても、ヘテロ接合部900が、ソース電 極層710とドレイン電極層720を結ぶ方向の長さに対してこれに垂直な方向の長さが 十分に長ければ、特性への影響は無視できる。

【0111】

< 第13 実施形態 >

第1実施形態ではヘテロ接合部900は矩形であったが、矩形以外の形状であってもよい。第13実施形態では、円形のヘテロ接合部900Kを含むTFET10Kについて説明する。なお、ヘテロ接合部900の外縁は、矩形のように直線のみで形成されてもよいし、曲線で形成されてもよいし、直線と曲線とを含んで形成されてもよい。

【0112】

図34は、本発明の第13実施形態におけるTFETの構造を示す上面図である。図3 4に示すTFET10Kでは、分離絶縁層500において円形の接合開口部550Kが形 成されている。その結果、円形のヘテロ接合部900Kが形成される。このように円形の ような曲線の外縁をヘテロ接合部900Kが有することで、トンネル現象を生じる領域か ら角となる部分を無くすこともできる。

【0113】

< 第14 実施形態 >

第1実施形態では、1つのTFET10において1つのヘテロ接合部900が配置されていたが、複数のヘテロ接合部900が配置されてもよい。第14実施形態では、2つの

10

ヘテロ接合部 9 0 0 L 1 、 9 0 0 L 2 を含む T F E T 1 0 L について説明する。 【 0 1 1 4 】

図35は、本発明の第14実施形態におけるTFETの構造を示す上面図である。図3 6は、本発明の第14実施形態におけるTFETの構造を示す断面図である。図36は、 図35における切断線D1-D2における断面図に対応する。なお、切断線C1-C2に おける断面図は、図1と同様である。図35に示すように、TFET10Lでは、分離絶 縁層500に対して2つの接合開口部550L1、550L2が形成されている。この部 分において、ヘテロ接合部900L1、900L2が配置されている。

【0115】

この例では、2つのヘテロ接合部900L1、900L2は、ソース電極層710とドレイン電極層720を結ぶ方向に垂直な方向に並んで配置されている。原理的には、2つのヘテロ接合部900L1、900L2をまとめた面積と、第1実施形態のように1つのヘテロ接合部900の面積とが同じであれば、ON電流は同じになる。ただし、p型IV族半導体層110とn型酸化物半導体層200との膜条件によっては、ヘテロ接合部の重心位置から縁部までの最短長が短い方が、同じ面積でもON電流が高くなる場合がある。

なお、2つのヘテロ接合部900L1、900L2は、ソース電極層710とドレイン 電極層720を結ぶ方向に並んで配置されてもよいし、この方向に対して斜めに配置され てもよい。また、2つのヘテロ接合部900L1、900L2は、互いに同じ面積であっ てもよいし、異なる面積であってもよく、また、互いに同じ形状であってもよいし、異な る形状であってもよい。

【0117】

< 第 1 5 実施形態 >

第14実施形態では、2つのヘテロ接合部900L1、900L2は、ソース電極層7 10とドレイン電極層720との間に配置されていた。第15実施形態では、2つのヘテロ接合部900M1、900M2の間に配置されたドレイン電極層720を有するTFE T10Mについて説明する。

【0118】

図37は、本発明の第15実施形態におけるTFETの構造を示す上面図である。図38は、本発明の第15実施形態におけるTFETの構造を示す断面図である。図38は、図37における切断線E1-E2における断面図に対応する。図37、図38に示すように、TFET10Mでは、分離絶縁層500に対して2つの接合開口部550M1、550M2が形成されている。この部分において、ヘテロ接合部900M1、900M2が配置されている。

[0119]

ドレイン電極層720は、ヘテロ接合部900M1とヘテロ接合部900M2との間に 配置されている。それぞれのヘテロ接合部900M1、900M2に対応して、ゲート電 極層400M1、400M2が配置され、互いにドレイン電極層720の上方に配置され た配線470を介して電気的に接続されている。なお、ゲート電極層400M1とゲート 電極層400M2とが、ドレイン電極層720を平面上で迂回することで直接的に接続さ れていてもよい。

【0120】

ソース電極層710はドレイン電極層720に対してゲート電極層400M1側にのみ 配置されていたが、ドレイン電極層720に対してゲート電極層400M2側にも配置さ れてもよい。p型IV族半導体層110の抵抗が高く、n型酸化物半導体層200に近い 場合には、このような構造にすることが好ましい。このようにすることで、ドレイン電極 層720を中心にして、線対称になるように2つのソース電極層および2つのヘテロ接合 部が配置されるようにして、いずれのヘテロ接合部においてもできるだけ等価になるよう にしてもよい。

【0121】

10

< 第16 実施形態 >

第16実施形態では、ドレイン電極層720Nを囲んで配置されたヘテロ接合部900 Nを有するTFET10Nについて説明する。

(21)

【0122】

図39は、本発明の第16実施形態におけるTFETの構造を示す上面図である。図4 0は、本発明の第16実施形態におけるTFETの構造を示す断面図である。図40は、 図39における切断線F1-F2における断面図に対応する。図39に示すように、TF ET10Nでは、分離絶縁層500に対して環状の接合開口部550Nが形成されている 。この部分において、環状のヘテロ接合部900Nが配置されている。ゲート電極層40 0Nについても、環状に形成されている。

【0123】

環状に配置されたヘテロ接合部900Nおよびゲート電極層400Nに囲まれた中心部 分には、ゲート絶縁層300に形成された開口部370Nを介してドレイン電極層720 Nが配置されている。なお、ドレイン電極層720Nとソース電極層710との関係を入 れ替えて、ヘテロ接合部900Nにソース電極層710が囲まれるようにしてもよい。 【0124】

ソース電極層710とp型IV族半導体層110とが接続される領域(開口部570に 対応)は、ヘテロ接合部900Nの外側を囲むように環状に配置されてもよい。p型IV 族半導体層110の抵抗が高く、n型酸化物半導体層200に近い場合には、このような 構造にすることが好ましい。このようにすることで、ドレイン電極層720を中心にして 、点対称(または回転対称)になるように2つのソース電極層および2つのヘテロ接合部 が配置されるようにして、ドレイン電極層720Nからいずれの方向に対しても等価にな るようにしてもよい。

【0125】

< 第17 実施形態 >

第17実施形態では、フィン型のトランジスタの形状を適用したNchのTFET10 Pについて説明する。

[0126]

図41は、本発明の第17実施形態におけるTFETの構造を示す上面図である。図42は、本発明の第17実施形態におけるTFETの構造を示す水平断面図である。図43は、本発明の第17実施形態におけるTFETの構造を示す垂直断面図である。図43は、図41における切断線Ga1-Ga2、切断線Gb1-Gb2、切断線Gc1-Gc2、切断線Gd1-Gd2および切断線Ge1-Ge2における断面図に対応する。図42は、フィン型に形成されたp型IV族半導体層110Pの半分の高さにおけるTFET10Pの水平断面を示している。

【0127】

p型IV族半導体層110Pは、基板表面に垂直に延びて形成されている。ソース電極層710Pが接続される部分は、他の部分に比べて幅広の形状に形成されているが、必ずしもこのような形状でなくてもよい。p型IV族半導体層110Pを覆うように、分離絶縁層500Pが配置されている。分離絶縁層500Pの一部(領域A1)には、接合開口部550Pが形成され、p型IV族半導体層110Pの両面の一部が露出される。さらに外側には、n型酸化物半導体層200Pが配置されている。そのため、接合開口部550 Pの位置に対応して、p型IV族半導体層110Pの両面においてn型酸化物半導体層200Pとヘテロ接合が実現されている。したがって、ヘテロ接合部900Pがp型IV族半導体層110Pの両面に配置される。

【0128】

n型酸化物半導体層200Pのさらに外側にゲート絶縁層300Pが配置され、そのさらに外側にゲート電極層400Pが配置されている。図42に示す領域A1の断面構造(切断線Gc1-Gc2の断面構造)において、p型IV族半導体層110Pの頂部には、 分離絶縁層500P1が配置されている。したがって、ヘテロ接合部900Pの面に対し 10

て垂直に見た場合に、ヘテロ接合部900Pは、分離絶縁層500P、500P1によっ て囲まれた領域となる。なお、分離絶縁層500P1は、存在しなくてもよい。分離絶縁 層500P1が存在しない場合には、後述する製造方法において、図45、46における 処理は不要である。

(22)

【0129】

ソース電極層710Pは、p型IV族半導体層110Pの頂部において電気的に接続されている。なお、ソース電極層710Pは、p型IV族半導体層110Pにおけるフィン 形状部分以外の領域で電気的に接続されてもよい。

【0130】

ドレイン電極層720Pは、分離絶縁層500Pの頂部を覆う部分のn型酸化物半導体 層200Pに電気的に接続されている。なお、ドレイン電極層720Pとn型酸化物半導 体層200Pとは、分離絶縁層500Pの頂部を覆う部分以外において電気的に接続され ていてもよい。

 $\begin{bmatrix} 0 & 1 & 3 & 1 \end{bmatrix}$

続いて、TFET10Pを製造する方法について説明する。

【0132】

図44から図48は、本発明の第17実施形態におけるTFETの製造方法を説明する 図である。これらの図は、図42に示す領域A1の断面構造(切断線Gc1-Gc2の断 面構造)に対応している。まず、p型IV族半導体層110Pをフィン形状に加工する(図44)。続いて、分離絶縁層500Pを堆積し、ソースドレイン側を除いた領域A1お よびその周囲において、p型IV族半導体層110Pの頂部が露出されるように分離絶縁 層500Pを除去する(図45)。

【0133】

続いて、 p型 I V 族半導体層 1 1 0 P 露出された頂部に熱酸化膜により分離絶縁層 5 0 0 P 1 を形成する(図46)。続いて、 p型 I V 族半導体層 1 1 0 P のフィン形状部分に おいて両面の一部(ヘテロ接合部900 P になる領域)が露出されるように、分離絶縁層 5 0 0 P を除去する(図47)。このとき、 p型 I V 族半導体層 1 1 0 P のうちフィン形 状部分以外の表面については、分離絶縁層 5 0 0 P が残存するように加工する。この例で は、フィン形状部分以外においても分離絶縁層 5 0 0 P を一旦除去し、必要な部分のみ再 び分離絶縁層 5 0 0 P を堆積させる。

【0134】

続いて、 n 型酸化物半導体層200 P およびゲート絶縁層300 P を順に形成する(図48)。そして、ゲート電極層400 P を形成する(図43)。この後に、ソース電極層710 P を p 型 I V 族半導体層110 P に電気的に接続されるように形成し、ドレイン電極層720 P を n 型酸化物半導体層200 P に電気的に接続されるように形成する。 【0135】

< 第18 実施形態 >

第18実施形態では、フィン型のトランジスタの形状を適用したPchのTFET10 Qについて説明する。

[0136]

図49は、本発明の第18実施形態におけるTFETの構造を示す上面図である。図50は、本発明の第18実施形態におけるTFETの構造を示す水平断面図である。図51は、本発明の第18実施形態におけるTFETの構造を示す垂直断面図である。図51は、図49における切断線Ha1-Ha2、切断線Hb1-Hb2、切断線Hc1-Hc2、切断線Hd1-Hd2および切断線He1-He2における断面図に対応する。図50は、フィン型に形成されたp型IV族半導体層110Qの半分の高さにおけるTFET10Qの水平断面を示している。

【0137】

p型IV族半導体層110Qは、基板表面に垂直に延びて形成されている。ソース電極層710Qが接続される部分は、他の部分に比べて幅広の形状に形成されている。すなわ

10

20

ち、PchのTFET10Qであるため、領域A1に対応する部分はNchのTFET1 0Pの場合よりも薄くする必要がある。p型IV族半導体層110Qを覆うように、分離 絶縁層500Qが配置されている。分離絶縁層500Qの一部(領域A1)には、接合開 口部550Qが形成され、p型IV族半導体層110Qの両面の一部が露出される。この 構成までは、第17実施形態におけるTFET10Pと同様である。 【0138】

(23)

さらに外側には、n型酸化物半導体層200Qがp型IV族半導体層110Qの片側の み配置されている。そのため、接合開口部550Qの位置に対応して、p型IV族半導体 層110Qの片面においてn型酸化物半導体層200Qとヘテロ接合が実現されている。 したがって、ヘテロ接合部900Qがp型IV族半導体層110Qの片面に配置される。 【0139】

n型酸化物半導体層200Qのさらに外側にゲート絶縁層300Qが配置され、そのさらに外側にゲート電極層400Qが配置されている。ゲート絶縁層300Qは、少なくともp型IV族半導体層110Qに対して、n型酸化物半導体層200Qが配置された側と は反対側において、接合開口部550Qを塞ぐように配置され、p型IV族半導体層11 0Qと接触している。ゲート電極層400Qは、p型IV族半導体層110Qに対して、 n型酸化物半導体層200Qが配置された側と反対側に配置される。すなわち、領域A1 において、ゲート電極層400Qとp型IV族半導体層110Qとでゲート絶縁層300 Qが挟まれている。

【0140】

図51に示す領域A1の断面構造(切断線Hc1-Hc2の断面構造)において、p型 IV族半導体層110Qの頂部には、分離絶縁層500Q1が配置されている。したがっ て、ヘテロ接合部900Qの面に対して垂直に見た場合に、ヘテロ接合部900Qは、分 離絶縁層500Q、500Q1によって囲まれた領域となる。

【0141】

ソース電極層710Qは、p型IV族半導体層110Qの頂部において電気的に接続されている。なお、ソース電極層710Qは、p型IV族半導体層110Qにおけるフィン形状部分以外の領域で電気的に接続されてもよい。

【0142】

ドレイン電極層720Qは、分離絶縁層500Qの頂部を覆う部分のn型酸化物半導体 層200Qに電気的に接続されている。なお、ドレイン電極層720Qとn型酸化物半導 体層200Qとは、分離絶縁層500Qの頂部を覆う部分以外において電気的に接続され ていてもよい。

【0143】

以上、トンネル電界効果トランジスタについて、様々な実施形態を説明した。

 $\begin{bmatrix} 0 & 1 & 4 & 4 \end{bmatrix}$

< シミュレーション結果と実証実験 >

Type-IIエネルギーバンド構造を実現する新たな材料系の組み合わせとして酸化 物半導体とIV族半導体を組み合わせた新規の積層型トンネル電界効果トランジスタ(T FET)を提案し、TCADシミュレーションを用いて急峻スイッチング(Steepslope)トランジスタとしてのポテンシャルを検証した。さらに、n-ZnO/p-Siトンネル接合またはn-ZnO/p-Geトンネル接合、およびトンネル接合からド レイン電極にかけて材料接合の無いZnOチャネル構造を有するTFETの動作実証を初 めて行った。不純物濃度の適切な制御やゲートスタック構造制御により、TFETにおい て最高の10⁵を上回るON/OFF電流比と最小SS値~71mV/dec.を達成し た。

[0145]

[1.導入]

ゲートに対して垂直方向のトンネルを持つ積層型トンネル電界効果トランジスタ(TF ET)は、究極的に小さく限りなくゼロに近いサブスレショルドスィング(SS値)を達 10

20

40

成しうる理想的な構造である。これは、トンネル接合全域に渡り、ソース中とチャネル中の状態密度(density of state, DOS)を効率的かつ均一にゲート 電圧にて制御可能なためである。

【0146】

加えて、積層型TFETでは、大きなトンネル接合面積や短いトンネル距離により大きなON電流の実現も期待される。トンネル距離は上部のチャネル厚さにより制御可能である。しかしながら、このようなコンセプトを実現した例は非常に限られている。例えば、単一材料を使用した場合は大きなバンドギャップがON電流増大を阻害し、III-V材料を用いた異種接合の場合ではバンドギャップが小さい材料もあり、ON/OFF電流比が減少する。

【0147】

このような本質的な難しさを克服するため、本研究では新たに、酸化物半導体とSi、 Ge、SiGeなどのIV族半導体を接合させた新たなトンネル接合を提案する(図52)。

【0148】

図52は、酸化物半導体/IV族半導体積層型トンネル電界効果トランジスタにおける (a)素子構造概念図、(b)OFF状態および(c)ON状態におけるエネルギーバン ド図である。このような材料の組み合わせでは、実効エネルギー障壁高さ(E)== E(0) - E(1)、酸化物半導体の伝導帯端とIV族半導体の価電子帯端のエネルギ

ー差で定義される)の小さなType‐IIエネルギーバンド構造を実現する。これは、 ON電流の増大に効果的である一方、材料のバンドギャップそのものは大きいため、OF F電流の低減も同時に達成できる。

【0149】

加えて、 E Minit は、材料の組み合わせおよび組成の制御によって、連続的に制御可能 である(図53)。

[0150]

図53は、材料候補のまとめである。 p型IV族半導体の価電子帯からn型酸化物半導体の伝導帯へとband-to-bandトンネルが生じる。括弧内には各材料の比誘電率を示している。実際、ZnO、In2O3、およびSnO2のような酸化物半導体の伝導帯端は低く、SiおよびGeの価電子帯端は高い。加えて、酸化物半導体はn型伝導を示す傾向が強い。そのため、トンネル接合からドレインまでにおいて材料接合をしなくても形成でき、かつ、ドレイン端の電界集中により引き起こされがちな電流リークを抑制できる。

[0151]

そこで本研究では、初めに、TCADシミュレーションを用いて提案する酸化物半導体 / IV族半導体を用いた積層型TFETの利点を明らかにし、デバイス設計指針を示す。 【0152】

[2.酸化物半導体 / SiGe 積層型 TFET]

初めに、 type - IIIエネルギーバンド構造の E にがトンネル特性に与える影響 を調査した。酸化物半導体 / IV族半導体を用いることで、 E には連続的に調整可能 である。この時、 S i G e ソースの場合の E に位置および軽いホールの有効質量は、 S i と G e の値より線形補完することで求めた(図 5 4)。

【0153】

図54は、(a)SiGeのエネルギーバンド構造、および、(b)band-tobandトンネルの還元有効質量を示す図である。図55は、n-ZnO/p-SiGe トンネル接合におけるWKBトンネル確率のGe濃度依存性である。図55は、WKB近 似を用いたトンネル確率(Twws)を、Ecosを変化させるとともに横軸をSiGeソー ス中のGe組成として示した図である。このとき、簡単のため、ゲート電圧Voにより酸 化物半導体のエネルギーバンドのみが変調すると仮定した。 【0154】 10

30

エネルギーバンド構造の模式図を図52(c)に示す。酸化物半導体によりE eos位置 を下げる、もしくは、IV族半導体中のE eos位置を上げることによりE eostが小さく なり、これによりT wwwが指数関数的に増大していることが分かる。このとき、ZnOは 直接遷移型半導体であるため、p - SiやGeからn - ZnOへのトンネリングは、 点 における直接遷移過程に対応するため、運動量変化は考慮しなくてよい。 【0155】

(25)

以上より、電子デバイスに適した酸化物半導体を選択した後に、SiGe技術を用いG e組成を変化することでエネルギーバンド構造を最適に調整することができ、その結果、 TFET性能も高性能化が見込まれる。

【0156】

[3. TCADシミュレーションを用いた構造最適化]

図56は、TCADシミュレーションに用いた3次元デバイス構造模式図と主要なパラ メータである。図56に示す素子構造を用い、酸化物半導体/IV族半導体を用いた積層 型TFETのSentaurus TCADシミュレーションを行った。Sentaur usはソフトウエア名である。酸化物半導体の物性については、Econ位置を除き、Zn Oの値を用いた。

【 0 1 5 7 】

図57は、(a)p-Geソースからn-ZnOチャネル表面へのband-to-b andトンネルの2次元イメージ図、(b)n-ZnO/p-Ge、および(c)n-G e/p-Geトンネル接合におけるエネルギーバンド図である。図57(a)のトンネル 現象の二次元像に示す通り、V。を印加することで、p-Geの表面近傍から酸化物半導 体の最表面、つまりHigh-k絶縁膜と酸化物半導体との界面、に向けて、均一なトン ネルが生成されていることが分かる。これにより、限りなくゼロに近いSS値を有するO N/OFFスイッチングが実現される(図58)。

【0158】

加えて、n-OS/p-Geヘテロトンネル接合の場合、n-Ge/p-Geホモ接合 の場合に比べてON電流が2桁以上増大している。このとき、酸化物半導体のEcod はさほど低くない状態で既にON電流の増大が実現されていることに注目すべきである。 この要因の一つとして、酸化物半導体の誘電率()がGeに比べて小さいことが挙げら れる(図57(b))。このような相対関係では、Geに比べて酸化物半導体のエネルギ ーバンドが優先的に変調されるため、図52(c)に示すような、トンネル距離を短く抑 えた理想的に近いエネルギーバンド構造が実現される。実際、酸化物半導体の多くは、S iやGeに比べて小さな値を有する(図53)。

[0159]

図58は、シミュレーションにより得られたn-ZnO/p-Ge TFETのI。-V。特性である。この効果により、図58のI。-V。特性に示す通り、0.3V以下の電 源電圧(V。)でFET動作が期待できる。その一方で、酸化物半導体の電気伝導性が高 いため、ドレイン電圧の影響によりV mm (band-to-bandトンネルが生じる 最小のV。)がシフトするのには注意が必要である。

[0160]

図59は、シミュレーションにより得られたn-ZnO/p-Ge TFETのI⁽-V⁽特性であり、(a)線形表記、および(b)対数表記で示している。ここで、0.3 V動作のV⁽を想定した場合、ON電流は約70µA/µm、OFF電流は~1pA/µ mがそれぞれ期待され、3nm-ノード世代の低電力動作デバイスや低待機時電力デバイ スとして非常に有望である(図59(a))。また、対数軸のI⁽-V⁽グラフ(図59(b))においては、負のV⁽領域において負性微分抵抗(NDR)が観測されている。こ れは量子トンネル効果で動作する電子デバイスの特徴である。

【0161】

図60は、(a)酸化物半導体膜厚、および(b)EOTがn - OS/p - G e TF ETの V INTに与える影響を示す図である。図61は、(a)酸化物半導体膜厚、および 10

(b) EOTがn - OS / p - Ge TFETのON電流に与える影響を示す図である。
 積層型TFETの構造パラメータの一つとして、酸化物半導体厚さ(dos)やEOTの影響を調査した。Varration、つまりband - to - ban<u>dト</u>ンネルが生じ始める電圧は、
 酸化物半導体最表面のEcos位置で決定される。酸化物表面のEcos位置はVarenetaを的
 に制御されるため、dosによるVarrationをに強く影響し、dos増大と共にON電流(Varration)は指数関数的に減少する(図61)。

(26)

【0162】

冒頭で述べた通り、本研究で提案する酸化物半導体/IV族半導体ヘテロ接合の最大の 利点は、酸化物半導体のEcosとIV族半導体のEconのエネルギー位置関係により、E senを自由に調整可能な点である。そこで、Ecos位置の異なる様々な酸化物半導体に 対し、ソース材料(Si、SiGe、Ge)を組み合わせた場合のON電流の変化を系統 的に調査した(図62)。

【0163】

図62は、Si、SiGe、Geソースを有するTFETにおけるON電流と酸化物半 導体のEcos位置の関係を示す図である。例えば、既にSiテクノロジーで使用されてい るSiorGeosを用いて僅かにEcor位置を変化させるだけで、ON電流は飛躍的に増 大する。一方で、前述の通り、Geや高Ge組成のSiGeの大きな誘電率はトンネル距 離を短く保つことに効果的であり、SS値の低減にも効果的である。

【0164】

例えば、V ┉付近の最小SS値においては限りなくゼロに近く、0.3V動作を想定 した場合の全動作範囲に渡る平均SS値についても60mV/dec.を下回る値が期待 できる(図63)。

【0165】

図 6 3 は、S i 、S i G e 、G e ソースを有する T F E T における (a) 最小 S S 値、 および、(b) 平均 S S 値と酸化物半導体の E ∞位置の関係。最小 S S 値は電流値 1 p A / µ m 付近において得られた値を示す図であり、平均 S S 値は電流値 1 p A / µ m から 0.3 V の V ₃掃引幅を想定した際の値を用いている。

【0166】

続いては、ソース中およびチャネル中の不純物濃度の影響について議論する。

【 0 1 6 7 】

図64は、様々なGe中不純物濃度(Na)を仮定した場合のIa-Va特性を示す図で ある。酸化物半導体中の不純物濃度(Na)は5×10¹⁸ cm³とした。図65は、様々 な酸化物半導体中不純物濃度(Na)を仮定した場合において、(a)ON電流および(b)ON/OFF電流比とGe中不純物濃度(Na)の関係を示す図である。各領域の不 純物濃度は、トンネル接合近傍のバンドの曲がりに影響を及ぼす(図64)。チャネル中 の不純物濃度(Na)やソース中の不純物濃度(Na)の組み合わせには、高いON電流と 大きなON/OFF電流比の実現のために最適値が存在することが分かる(図65)。 【0168】

不純物濃度が低い場合、空乏層がより遠くまで伸びるため、トンネル距離が増大し、ON電流は減少する。それに対し、N₄やN₄が非常に濃い場合、チャネル - ソース間での状態密度の重畳をゲートバイアスで解くことができず、十分小さなOFF電流が実現し得ない。

【0169】

また、 h i g h - k / 酸化物半導体界面の界面準位密度(D i t)の影響を調査したところ、本素子は D i t に対して非常に耐性が高いことが分かる。

【 0 1 7 0 】

図66は、界面準位がI₄-V₄特性の劣化に与える影響を示す図である。均一に分布した界面準位密度(Dit)を想定した。これは、ON/OFF電流変化に必要なV₄動作範囲でのエネルギーバンド変調が極めて小さく、界面準位へのチャージトラップ量が極め

20

10

て小さいためと考えられる(図66)。

【0171】

以上のTCADシミュレーションの結果より、本研究で提案する酸化物半導体/IV族 半導体を用いたtype-IIエネルギーバンド構造を有する積層型TFETにより、0 .3Vの小さな動作電圧Valにおいて、高いON電流(~70µA/µm)、小さなOF F電流(<1pA/µm)、小さな平均SS値(~40mV/dec.)など、理想的な 特性が得られることが明らかとなった。

(27)

【0172】

[4.ZnO/(Si,Ge) TFETの実証]

図67は、n-ZnO/p-(SiもしくはGe) TFETの素子作製プロセスフロ ーを説明する図である。不純物を添加しないZnO膜はパルスレーザー堆積(PLD)法 により形成され、ゲート絶縁膜のEOTは5.8nmである。TFET動作を実験的に証 明するため、トップゲートの薄膜トランジスタ(TFT)も同一チップ上に作製されてい る。図67に示す手順に従い、パルスレーザー堆積(PLD)法を用いてノンドープのZ nO層を堆積し、n-ZnO/p-(SiまたはGe)TFETを作製した。ここで、Z nO中の格子間Znや酸素空孔などの点欠陥はn型半導体のドナーとして働くことが知ら れている。実際に堆積した膜のキャリア密度も10¹⁶ cm³程度と見積もられた。 【0173】

ZnOをパターニングした後、原子層堆積(ALD)法によりAl₂O₃ゲート絶縁膜を 形成した。途中、Al₂O₃/ZnO界面特性向上のため、後プラズマ酸化(PPO:Po st Plasma Oxidation)や後O₂/N₂熱処理(POA/PNA:Po st O₂/N₂ Annealing)を施している。最後に、TiNゲート、Niソー スコンタクト、およびAlドレインコンタクトを形成し、300 のPMAを施した。 【0174】

図68は、n-ZnO/p-Si TFETの断面透過電子顕微鏡像(cross-s ectional transmission electron microscop y, XTEM)を示す図である。柱状の多結晶ZnOの形成、およびZnO/Siにお ける膜厚約1.5nmのSiO₂界面層も観測される。図69は、ZnO/Si表面の原 子間力顕微鏡像(atomic force microscopy, AFM)を示す 図である。400 のO₂アニール後の結果を示している。図70は、(a)Si2pお よびZn3p、ならびに(b)価電子帯端のX線光電子分光スペクトル、さらに(c)得 られたn-ZnO/SiO₂界面層/p-Si積層構造のエネルギーバンド構造を示す図 である。

[0175**]**

図68の高分解断面TEM像より、比較的平坦なZnOおよびAl2O;膜の積層構造が 形成されていることが分かる。その一方で、ZnO/Si界面には膜厚約1.5nmの意 図しないSiO;界面層が形成されている。さらに、ZnO膜は柱状の多結晶構造を形成 している。結晶粒径は約20nmであり、トンネル接合面積に比べてはるかに小さい。多 結晶構造形成に起因する表面ラフネスはZnO/SiのAFM表面においても観測される (図69)。また、ZnO/Si界面のSiO;界面層については、XPS分析からも確 認される(図70)。

【0176】

ZnOが電気的非接触の状態でエネルギーバンド構造を評価したところ、おそらくSi O₂を横切るように大きなバンドベンディングが生じており、ZnOのE∞位置はSi のE∞位置より低いエネルギーに位置する。これは、膜中の固定電荷や界面ダイポール に起因するものと考えられ、後に示すTFETの負方向への閾値シフトの要因となり得る

【0177】

図71は、初めてのZnO/Si TFET動作実証を示す、素子のI₄-V₃特性である。素子構造の断面図を図中に示している。図72は、TFETのSS-I₄特性を示す

10

20

図である。最小SS値は71mV/dec.を達成した。比較としてZnO TFTの結 果も併せて示している。図73は、ZnO/Si TFETのIィ-Vィ特性を示す図であ る。縦軸は線形表記である。

【0178】

図71に示す通り、ZnO/Si TFETの動作実証に初めて成功した。同一基板内 に同時に作製したZnO薄膜トランジスタ(TFT)の特性と比較すると、TFETの閾 値は正のV。方向にシフトしており、またI。値も低い。これらの結果は共に、TFETの 電流がZnO/Siトンネル接合で制限されていることを示唆している。I。値自体は低 いものの、OFF電流も極めて小さいため、非常に大きなON/OFF電流比が達成され ている。図72に示す通りSS値を評価したところ、TFETのSS値はTFTの物に比 べて小さく、室温で最小値71mV/dec.を達成した。図73に示すI。-V。におい ては、良好な電流カットオフが確認される。

【0179】

一方、現時点でのON電流はTCADシミュレーションで予測される値に比べて小さく 、ZnO/Si界面のSiO₂界面層によりトンネル確率が制限されていると考えられる

[0180]

図74は、Siソース中の不純物濃度に依存した I₄-V₄特性の変化を示す図である。 約10¹⁹ c m³の不純物濃度が、高いON電流とON/OFF電流比の両立に最適である ことが分かる。図75は、ZnO/Si TFETの I₄-V₄特性を示す図である。Si 中の不純物濃度は2×10²⁰ c m³で、縦軸は対数表記である。負性微分抵抗(NDR) を示唆する特性が観測される。

【0181】

Siソース中の不純物濃度(N_i)がON電流に与える影響も非常に大きいことが分か る(図74)。ON電流は、Siソース中の不純物濃度(N_i)の増大と共に増大する。 これは、ZnO/Si界面のトンネル距離が、不純物濃度(N_i)の増大と共に減少する ためである。しかしながら、不純物濃度(N_i)が10¹⁰ cm³を上回る状況では、状態 密度の重畳が非常に強く、十分なOFF状態を実現できない。ただし、不純物濃度(N_i))が10¹⁰ cm³の素子のI_i - V_i特性において、低V_i(off - 1 i ke)領域にお いてNDRを示唆する電流特性が観測された(図75)。これらの結果はいずれも、作製 した素子が狙い通りTFET動作をしていることを支持するものである。 【0182】

図76は、ZnO/Si TFETにおける、ON電流とトンネル接合面積の依存性を 示す図である。ON電流とトンネル接合面積の関係を調べたところ、ON電流は面積にお およそ比例して増大していることが分かる。ここで、閾値(Vth)は線形軸のI₄-V₃ 特性の切片より求め、ON電流はV₃=Vth+1VでのI₄とした(図76)。ここで、 本図には様々なZnO/Siトンネル接合長・幅の素子の結果が示されている。また、図 71に示す通り、素子分離のSiO₂上のZnO TFTは寄生抵抗とみなされる。した がって、図76の結果もまた、本素子のON電流が確かにトンネル接合で制御されている ことを示唆するものである。

【0183】

図77は、様々な測定条件により得られたZnO/Si TFETのSS-I₄特性を 示す図である。図77では、様々な測定速度やV₃電圧ステップにおいて測定した結果を 示す。各条件において顕著な差は無いことから、正確にSS値が評価できていることが分 かる。その一方で、SS値-I₄特性は大きく揺らいでおり、ZnOが多結晶を形成した ためE₄₀₅位置が面内で揺らいでいるためと推測される。そのため、ZnO膜の結晶性を 向上することで、更なるSS値の改善が見込める。

[0184]

さらに本研究では、Geソースを用いた素子の動作実証にも成功した(図78)。 【0185】 10

20



図78は、ZnO/SiおよびZnO/Ge TFETにおけるI。-V。特性の比較を 示す図である。ZnO/Ge TFETとZnO/Si TFETを比較したところ、G eソースの方がSiに比べ不純物濃度(N。)が低いにもかかわらず、ZnO/Ge T FETにおいてより高いON電流が得られた。これは、Geを用いたことによるExam の低減やトンネル有効質量の低減による効果と考えられる。

【0186】

特に、 Z n O / G e T F E T においても大きなON / O F F 電流比が測定されており、これまで報告された中で最高の10⁵を上回る値が実現されている。これらの結果は提案する酸化物半導体 / I V 族半導体積層型 T F E T がいかに有望であるかを示す結果である。

【0187】

最後に、AlaOa/ZnOゲートスタックエンジニアリングの重要性を、ZnO薄膜トランジスタ(TFT)およびTFETの特性を元に議論する。

【0188】

図79は、様々な後処理を施して作製したZnO薄膜トランジスタ(TFT)のIィ-V₃特性を示す図である。TFETではないことに注意されたい。(a)いずれの後処理 も施していない試料、(b)後O₂熱処理(POA)のみ施した試料、(c)後プラズマ 酸化(PPO)のみ施した試料、(d)PPOとPOAを共に施した試料に対応する。ト ップゲート動作のIィ- V₃特性が悪く、A1₂O₂/ZnO界面制御の重要性が示唆される

【0189】

図79に示す通り、TFTをバックゲートで動かした場合は、特別な処理を施していな い場合においてもON/OFFスイッチングができているが、トップゲートの場合はON /OFFスイッチングできない。これより、Al₂O₂/ZnO界面特性が良好でないこと が示唆される。適切な処理を施したTFT試料においては、トップゲート動作においても ON/OFFスイッチングが実現され、SS値は~130mV/dec.、界面準位密度 (Dit)は~1×10¹³ cm² eV¹と見積もられる。

【0190】

続いてTFETの場合について詳細に議論する。

[0191]

図80は、ゲートスタック制御(I):TFETのI。-V。特性に対するPPOの影響 を示す図である。図81は、ゲートスタック制御(II):TFETのI。-V。特性に対 する350 におけるPOAおよびPNAの影響を示す図である。PPOも事前に施した 試料の結果を示している。

【0192】

PPOは、1nmのAl₂O₂を堆積した時点で施している。後プラズマ酸化(PPO) は電流カットオフに必須のプロセスであり、E₂₀付近の界面準位密度(Dit)を低減 させていると考えられる(図80)。しかし、ON電流の値は非常に低く、フェルミレベ ルは伝導帯から離れた深いエネルギー位置でピンニング(pinning)されていると 考えられる。

【0193】

一方、後O₁/N₂熱処理(POA/PNA)によりON電流は増大する。POAとPN Aで大きな差が無いことから、プロセス中の熱処理の効果によりエネルギー的に深い界面 準位密度(Dit)の低減やZnOの結晶性の向上による移動度増大などが示唆される(図81)。そして、POA時間の最適化により、効果的なON電流の増大と閾値(V₁) 調整が両立された。

【0194】

上記の結果を元にすると、更なるゲートスタック技術の確立、 Z n O / I V 族半導体界 面に形成された界面層の除去、および Z n O 膜の均一性の向上により、デバイスシミュレ ーションによって予測されたような T F E T 性能への飛躍的な向上が期待される。 10



【0195】

[5.結論]

酸化物半導体とIV族半導体とを接合させたtype-IIエネルギーバンド構造を有 する積層型TFETについて、新たなコンセプトに基づいた素子構造を提案した。 【0196】

(30)

T C A D シミュレーションより、高いO N 電流(> 7 0 μ A / μ m)、限りなくゼロに 近い最小S S 値、0.3 V動作を想定した場合の平均S S 値 ~ 4 0 m V / d e c.など、 提案する素子の高いポテンシャルが示された。また、この新たな提案は、n - Z n O / p - (SiまたはG e)トンネル接合を用いて作製した T F E T においても実験的に実証さ れた。

【0197】

室温動作において、急峻なON/OFFスイッチングと極めて低いOFF電流が実現され、10[®]を上回る過去最高のON/OFF電流比および最小SS値71mV/dec. を達成した。

【0198】

また、ソース濃度の影響、 Z n O / G e トンネル接合による O N 電流の増大、ゲートス タック構造制御の重要性などが実験的に示された。

【0199】

<Nch-TFETとPch-TFETとの比較>

続いて、NchのTFETとPchのTFETとを比較して説明する。

図82は、Nch-Pch単一構造TFETにおける動作模式図である。図82では、 図25に示す第5実施形態におけるTFET10Dのように、NchとしてもPchとし ても動作可能なTFETについて、それぞれのチャンネルでの動作の模式図を示したもの である。ゲート電圧の制御にON状態にする場合には、Nchでは、主としてn型酸化物 半導体層のバンドが曲がるのに対し、Pchでは、主としてp型IV族半導体層のバンド が曲がる。

【0201】

図83は、NchTFETおよびPchTFETのそれぞれにおける動作模式図である。図83では、NchのTFETとPchのTFETとのバンドの曲がりを示している。 それぞれのチャンネルにおけるバンドの曲がり方としては、基本的には、図82に示す例と同じである。

【0202】

図84は、NchTFETのI₄-V₃特性およびI₄-V₄特性を示す図である。図85 は、PchTFETのI₄-V₃特性およびI₄-V₄特性を示す図である。これらの特性は 、以下の条件によりシミュレーションした結果である。p型IV族半導体層としてGeを 用い、n型酸化物半導体層としてZnO(電子親和力は4.2eV)を用いた。それぞれ の層における不純物濃度は、3×10¹⁸ cm³とした。EOTは1nmとする。p型IV 族半導体層は、Nchの場合10nm、Pchの場合5nmであり、n型酸化物半導体層 は、Nchの場合5nm、Pchの場合10nmであるものとして設定した。これらの結 果によれば、TFETは、NchであってもPchであっても実用に耐える特性を得るこ とができる。

[0203]

< N c h T F E T の特性の温度依存性 >

続いて、 p型 I V 族半導体層として S i を用い、 n 型酸化物半導体層として Z n O を用いた N c h の T F E T の特性の温度依存性について示す。

【0204】

図86は、NchTFETのI--V,特性の温度依存性を示す図である。図87は、N chTFETの様々な特性値の温度依存性を示す図である。これらの特性によれば、温度 依存性が非常に小さい。これはトンネル電界効果トランジスタに特有の性能である。また 10

20

10

20

30

40

、 n 型酸化物半導体層における大きなエネルギーギャップの影響により、 2 0 0 のよう な高温であっても、非常に小さいOFF電流(< 1 p A / μ m)が得られた。 【 0 2 0 5】

< n 型酸化物半導体層の材料比較(ZnO、ZnSnO)>

N c h の T F E T において、 n 型酸化物半導体層に Z n O を用いた場合 <u>と Z</u> n S n O (ここでは、 Z n / S n = 1 . 5)を用いた場合の比較をした。なお、 p 型 I V 族半導体層 は、 S i である。

【0206】

図88は、ZnOとZnSnOとの表面状態および断面状態を比較する図である。図8 8の上図はn型酸化物半導体層の表面のAFM像であり、下図は断面TEM像である。図 88に示すように、ZnSnOでは、ZnOに比べて表面の粗さが非常に小さくなっている。

【0207】

図89は、ZnOとZnSnOとについて様々な特性を比較する図である。ZnSnO では、ZnOに対して高いON電流が実現され、平均SS値の向上も見られた。また、Z nSnOでは、ZnOに比べて閾値が0V付近に移動し、EOTスケーリングに有効な特 性が得られることがわかった。

【0208】

< T F E T の応用例 >

上記のシミュレーション結果によれば、国際半導体ロードマップ(ITRS)が示す低 消費電力素子の性能指標予測に匹敵するパフォーマンスである。ITRSでは、約0.7 Vでの動作が想定されているのに対し、今回の結果は大きく改善されて、かつ、既存の量 子トンネルMOSFETに比べても低電圧での実現が見込まれている。このことから、低 消費電力半導体デバイス産業に直結する極めて利用価値が高いものと考える。加えて、異 種材料にもかかわらず、エピタキシャル成長などの高温かつ高コストなプロセスを使わな くてもよいため、近年急速に発展しているディスプレイ、フレキシブルデバイス、ウェア ラブルデバイス等への応用発展にも直結する。

[0209]

応用例として、例えば、環境発電との融合、バッテリーレスのモバイル端末、およびメ モリとの融合が考えられる。

最近の研究では、環境(光、熱(人の体温などを含む))により発電した電力をそのま ま利用し、バッテリーを必要としない端末が考えられている。特に、ヘルスケア、ヘルス モニターなどは、情報量は多くはないものの、常時、動かしておく必要がある。そのため 、バッテリーを用いないデバイスの利点は大きい。環境発電の多くは電圧の確保が難しく 、多数のセルを直列につなぎ、トランジスタなどの動作に必要な電圧を作り出している。 イー般的なMOSFETの動作電圧>0.7Vが、今回の応用によって動作電圧<0.3 Vとなるため、その利点は大きい。

 $\begin{bmatrix} 0 & 2 & 1 & 1 \end{bmatrix}$

メモリ回路は、情報を記憶する素子(メモリ素子)と、回路組み換えのためのスイッチ (トランジスタ)との双方が、多数組み込まれている。最近のメモリ素子の発展もめざま しく、低電圧での情報の書き込み、読み出しが可能なものが数多く報告されている。こち らも、最近は0.3 V程度の駆動例が報告されている。、しかしながら、メモリ素子単体 が0.3 Vで動作可能であっても、回路内に組み込まれるMOSFETが0.7 Vを必要 とするならば、当該回路全体を駆動するための電圧は0.7 V以上になってしまう。それ に対し、今回のTFETでは0.3 Vでの動作が可能となるため、メモリ素子の利点を生 かした回路設計を行うことが可能である。

【0212】

< 変 形 例 >

以上、本発明の一実施形態について説明したが、上述した各実施形態は、互いに組み合 50

10

20

わせたり、置換したりして適用することが可能である。また、上述した各実施形態では、 以下の通り変形して実施することも可能である。以下の変形例では、第1 実施形態に適用 した例を述べるが、他の実施形態に対しても適用される。 (1) p型IV族半導体層110は、上述したトンネル接合を実現することができるエネ ルギーバンド構造を有するp型の半導体であれば、IV族の半導体でなくてもよい。 [0214](2) n型酸化物半導体層200は、上述したトンネル接合を実現することができるエネ ルギーバンド構造を有するn型の半導体であれば、酸化物半導体以外の半導体であっても よく、例えば、バンドギャップが大きくなりやすいII-VI族半導体であってもよい。 $\begin{bmatrix} 0 & 2 & 1 & 5 \end{bmatrix}$ (3)分離絶縁層500が配置される領域A2はヘテロ接合部900に対して少なくとも ドレイン電極層720側にあればよい。例えば、ヘテロ接合部900に対してソース電極 層710側においては、必ずしも分離絶縁層500が配置されていなくてもよい。 [0216](4) ゲート絶縁層300 に開口部370 を形成する際に、ゲート絶縁層300 とn 型酸 化物半導体層200とでエッチング選択性がとれない場合には、予め金属をn型酸化物半 導体層200の下部に埋め込んでおいてもよい。 【符号の説明】 10 TFET、100 半導体基板、110 p型IV族半導体層、115 接合絶縁 層、120 n型IV族半導体層、200 n型酸化物半導体層、300 ゲート絶縁層 、370 開口部、400 ゲート電極層、500 分離絶縁層、550 接合開口部、 570 開口部、600 平坦化絶縁層、610 下部層間絶縁層、620 上部層間絶 縁層、630 層間絶縁層、710 ソース電極層、712 p側電極層、720 ドレ イン電極層、721 n側電極層、740 ゲート引き出し電極層、810 ゲート入力 用配線、830 ドレイン出力用配線、860 低電源線、880 高電源線、900

ヘテロ接合部

(32)





【図2】



【図3】



【図4】



【図5】









【図7】









【図10】



【図11】





【図13】

【図17】

【図12】





【図15】



____10C 1100 300C 400C 600

Ă1

A2

500

~2000

【図16】











【図21】



【図22】











【図25】



【図26】



【図27】







(36)



【図30】



【図31】



【図32】



【図33】



【図34】







【図36】



【図37】







【図39】



【図40】







【図42】



(37)









【図44】



【図45】



【図46】























【図52】



【図53】



【図54】



【図55】



【図56】



【図57】



【図60】











【図63】





【図61】







【図65】



Post metallization annealing: 300°C

【図66】



【図67】



【図68】



【図70】







【図71】



【図72】



【図73】



【図74】



【図75】





【図76】



 $\begin{array}{c} 250 \\ \hline \\ - & \Delta V_g = 10 \text{ mV} \\ \hline \\ 200 \\ \hline \\ 150 \\ \hline \\ 0 \\ 100 \\ 10^{-7} \\ 10^{-6} \\ 10^{-5} \\ 1$

【図78】



【図79】

【図81】



【図80】





【図82】



【図83】









pTFET オン状態





【図 8 7】



【図86】







【図88】







フロントページの続き

特許法第30条第2項適用 平成29年12月5日 2017 IEEE International El ectron Devices Meeting

特許法第30条第2項適用 平成30年1月18日 電子デバイス界面テクノロジー研究会-材料・プロセス・ デバイス特性の物理-(第23回研究会)予稿集、5-8頁

特許法第30条第2項適用 平成30年1月19日 電子デバイス界面テクノロジー研究会-材料・プロセス・ デバイス特性の物理-(第23回研究会)

特許法第30条第2項適用 平成30年1月23日 信学技報,vol.117,no.427,SDM201 7-92,pp.5-8,2018年1月,電子情報通信学会

特許法第30条第2項適用 平成30年1月30日 電子情報通信学会シリコン材料・デバイス研究会

特許法第30条第2項適用 平成30年3月5日 第65回応用物理学会春季学術講演会 講演予稿集,pp. 12-183,応用物理学会

特許法第30条第2項適用 平成30年3月18日 第65回応用物理学会春季学術講演会

特許法第30条第2項適用 平成30年3月5日 第65回応用物理学会春季学術講演会 講演予稿集,pp. 12-184,応用物理学会

特許法第30条第2項適用 平成30年3月18日 第65回応用物理学会春季学術講演会

特許法第30条第2項適用 平成30年4月17日 Applied Physics Letters 11 2,162105(2018)

特許法第30条第2項適用 平成30年5月13日 ECS Transactions,85(8)27-3 7(2018)

特許法第30条第2項適用 平成30年5月14日 233rd The Electrochemical Society Meeting

特許法第30条第2項適用 平成30年7月2日 2018 Asia-Pacific Workshop on Fundamentals and Applications of Advanced Semic onductor Devices,pp.21-26

特許法第30条第2項適用 平成30年7月2日 2018 Asia-Pacific Workshop on Fundamentals and Applications of Advanced Semic onductor Devices

特許法第30条第2項適用 平成30年9月3日 2018 48th European Solid-St ate Device Research Conference,pp.6-11

特許法第30条第2項適用 平成30年9月4日 2018 48th European Solid-St ate Device Research Conference

特許法第30条第2項適用 平成30年9月9日 Extended Abstracts of the 2

018 International Conference on Solid State Device s and Materials, Tokyo, 2018, pp187-188

特許法第30条第2項適用 平成30年9月12日 2018 International Confere nce on Solid State Devices and Materials

特許法第30条第2項適用 平成30年9月5日 第79回応用物理学会秋季学術講演会 講演予稿集,pp. 10000001-119,応用物理学会

特許法第30条第2項適用 平成30年9月19日 第79回応用物理学会秋季学術講演会

特許法第30条第2項適用 平成30年9月5日 第79回応用物理学会秋季学術講演会 講演予稿集,pp. 12-304,応用物理学会

特許法第30条第2項適用 平成30年9月21日 第79回応用物理学会秋季学術講演会

特許法第30条第2項適用 平成30年9月30日 Ecs Transactions,86(7)75-8 6(2018)

特許法第30条第2項適用 平成30年10月2日 ECS and SMEQ Joint Interna tional Meeting

特許法第30条第2項適用 平成30年11月1日 信学技報,vol.118,no.291,SDM201 8-66,pp.11-16,2018年11月,電子情報通信学会

特許法第30条第2項適用 平成30年11月8日 電子情報通信学会シリコン材料・デバイス研究会

特許法第30条第2項適用 平成30年8月1日 パリティVol.33,No.08,2018-08,PP .44-47

特許法第30条第2項適用 平成29年12月4日 https://www.t.u-tokyo.ac.j p/foe/press/setnws_201712041358034352130602.html h ttps://www.t.u-tokyo.ac.jp/shared/press/data/setnw s_201712041358034352130602_108028.pdf

特許法第30条第2項適用 平成29年12月4日 https://www.jst.go.jp/pr/a nnounce/20171204/index.html

(72)発明者 田畑 仁

東京都文京区本郷七丁目3番1号国立大学法人東京大学内

(72)発明者 松井 裕章 東京都文京区本郷七丁目3番1号国立大学法人東京大学内

審查官 綿引 隆

(56)参考文献 特開平01-095554(JP,A) 特開2013-046073(JP,A)

(58)調査した分野(Int.Cl., DB名) H01L 29/66 H 0 1 L 2 1 / 3 3 6 H 0 1 L 2 9 / 7 8 6