(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11)特許番号

特許第6778957号

(P6778957)

(45) 発行日 令和2年11月4日(2020.11.4)

- (24) 登録日 令和2年10月15日 (2020.10.15)
- (51) Int.Cl. F I **HO1L 21/28 (2006.01)** HO1L 21/28 3O1R HO1L 21/28 3O1B

請求項の数 8 (全 11 頁)

(21) 出願番号 (86) (22) 出願日 (86) 国際出願悉号	特願2018-536911 (P2018-536911) 平成29年2月23日 (2017.2.23) PCT/1P2017/006776	(73)特許権者	至 503360115 国立研究開発法人科学技術振興機構 埼玉県川口市本町四丁日 1 番 8 号
(87)国際公開番号 (87)国際公開番号 (87)国際公開日	W02018/042707 平成30年3月8日 (2018.3.8)	(74)代理人	110002871 特許業務法人サカモト・アンド・パートナ
審査請求日 (31)優先権主張番号	令和1年12月6日 (2019.12.6) 特願2016-170939 (P2016-170939) 平時28年0月1日 (2016.0.1)	(74)代理人	ーズ 100117444 会理由 時山 健一
(33) 優先権主張国・地域又は機関 日本国 (JP)		(72) 発明者	异理工 方山 誕一 鳥海 明 東京都文京区本郷七丁目3番1号 国立大
		(72) 発明者	学法入界京大学内 西村 知紀 東京都文京区本郷七丁目3番1号 国立大 学法人東京大学内
			最終頁に続く

(54) 【発明の名称】半導体装置

(57)【特許請求の範囲】

【請求項1】

室温におけるバンドギャップが1.2 e V 以下の n 型導電型を有する半導体結晶の表面 に、電子濃度が1×10²² cm⁻³未満の材料から成るコンタクト層が直接設けられて いるコンタクト構造を備えて<u>おり、前記半導体結晶の表面領域のドナー濃度が1×10¹</u> ⁸ cm⁻³以下である、半導体装置。

【請求項2】

前記半導体結晶は、Si、Ge、もしくはSiとGeの化合物(SixGey)の何れかである、請求項1に記載の半導体装置。

【請求項3】

10

前記半導体結晶はGeであり、前記コンタクト層はGd、Y、Ho、Er、Ybの何れ かのゲルマニウム化物もしくはBiを主成分とする材料から成る、請求項1に記載の半導 体装置。

【請求項4】

前記半導体結晶はSiであり、前記コンタクト層はBiを主成分とする材料から成る、 請求項1に記載の半導体装置。

【請求項5】

前記コンタクト層の上に金属層を備えている、請求項1~<u>4</u>の何れか1項に記載の半導体装置。

【請求項6】

前記半導体装置は、前記半導体結晶がSiもしくはGeである、 n チャネルMOSFE Tである、請求項1~<u>5</u>の何れか1項に記載の半導体装置。

【請求項7】

室温におけるバンドギャップが1.2 e V 以下の n 型導電型を有する半導体結晶の表面 に、電子濃度が1×10²² cm⁻³未満の材料から成るコンタクト層が直接設けられて いるコンタクト構造を備えており、前記半導体結晶はGeであり、前記コンタクト層はG d、Y、Ho、Er、Ybの何れかのゲルマニウム化物もしくはBiを主成分とする材料 から成る、半導体装置。

【請求項8】

<u>室温におけるバンドギャップが1.2 e V 以下の n 型導電型を有する半導体結晶の表面</u> <u>に、電子濃度が1 x 1 0^{2 2} c m⁻³ 未満の材料から成るコンタクト層が直接設けられて</u> <u>いるコンタクト構造を備えており、前記半導体結晶はS i であり、前記コンタクト層は B</u> <u>i を主成分とする材料から成る、半導体装置。</u>

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、n型導電型を有する半導体結晶の表面に設けられるオーミック性の高い接触の(低いショットキー障壁 _Bを持つ)コンタクト構造に関する。

【背景技術】

【0002】

半導体装置(デバイス)には電極が必須であり、半導体表面とのオーミック性接触を実 現して、コンタクト抵抗を極力下げる必要がある。このためには、通常以下の二種類の方 法がとられる。第一の方法は、半導体側の不純物濃度を上げて、金属中の電子がトンネル 効果を通じて半導体側に出入りする状況を構築するものである。第二の方法は、電極の材 料として、半導体材料表面にオーミック接触することができるような仕事関数を有する材 料を選択するものである。

[0003]

しかし、半導体結晶の導電型がn型の場合、仮に理論上はオーミック接触するはずの仕 事関数を有する金属を選択しても、多くの場合、ショットキー接触してしまうことが知ら れている。この現象は、いわゆる「フェルミレベルピンニング」によるものと考えられて いる。

[0004]

ショットキー理論によれば、 n 型半導体と金属との接触面(接合面)に生じるショット キー障壁 _Bは、金属の仕事関数 _Mとn 型半導体の電子親和力 _Xとの差(_M - _X)で与えられることとされている。しかし、殆どの場合、ショットキー理論によるエネル ギー障壁と実際のショットキー障壁とは一致しない。このような現象は、フェルミレベル が恰も「ピン止め」されたことによる効果のようにみえるため、フェルミレベルピンニン グと呼ばれている。このフェルミレベルピンニングは、 Siはもとより、 Ge 等の殆どの 半導体と金属との接合でみられる現象である。ここで、 _M、 、 _B それぞれの単位 は [V]とする。

【0005】

n型半導体と電極材料との接合界面におけるコンタクト抵抗率 _cは、ショットキー障 壁 _Bおよび接合界面領域の単位体積あたりのドナー濃度 N_D と、下式 1 の関係にある。 なお、式中の は定数である。

[0006]

$$\rho_c \propto exp\left(\lambda \frac{\phi_B}{\sqrt{N_D}}\right) \quad \cdot \quad \cdot \quad (\mp 1)$$

[0007]

つまり、 n 型半導体と電極材料とのオーミック接合界面を形成し、コンタクト抵抗率 _cを下げるためには、ショットキー障壁 _Bを低くするか、接合界面領域のドナー濃度 N _Dを高くすればよい。

【 0 0 0 8 】

しかし、接合界面領域のドナー濃度 N_Dを高くするには熱平衡状態では固溶限という限 界があり、通常はその固溶限近くまで濃度は上げられており、それ以上に高くすることは できない。一方で、上述のとおり、 n型半導体の場合は特に、フェルミレベルピンニング 現象により、ショットキー障壁_Bを所望の程度にまで充分低くすることができない。 【0009】

さらに、半導体素子の微細化に伴ってコンタクトの面積も小さくなり、上式1から容易 にわかるように、コンタクト面積をSとすると実際のコンタクト抵抗Rcは_c/Sとなり、同 じ_cを用いた場合でも微細化と共に急激に上昇することになり、半導体素子本来の性能 向上を実効的に妨げることになる。つまり、半導体素子を微細化してもドレイン電極・ソ ース電極間全抵抗に対するコンタクト抵抗の割合を増やさないためには、_cそのものを 縮小することが強く求められている。

[0010]

[0011]

そこで、先に述べたようにn型半導体と電極材料との接合界面領域に高いドナー濃度N _Dを有する半導体層を設けることでオーミック接触を実現する試みもなされてきた(特許 文献1:特開2012-124483号公報や特許文献2:特開2014-41987号 公報を参照)。

20

10

例えば、特許文献2には、n型Geと金属電極との間でフェルミレベルピンニング現象 によって金属からn型Ge方向に流れる電子に対して障壁 _Bが発生し、この結果として 接触抵抗が高くなることが知られており、n型Geと金属電極の間に、電子濃度(キャリ ア濃度)を高めたn型Ge層を入れれば空乏層が極度に狭まり、電子がトンネリングし、 オーミック接触となることが予想される旨の記載があり、安価なプロセスにより、電極層 とn - Ge層の接触抵抗を低減するn⁺型Ge半導体層形成方法およびオーミック接触構 造を提供することを目的として、電極用金属層とn型Ge層との間に、電子濃度が10¹ ⁹ cm⁻³以上で厚みが2nm以上のn⁺型Ge層を形成したことを特徴とするオーミッ ク接触構造の発明が開示されている。

30

【0012】

【特許文献1】特開2012-124483号公報

【特許文献 2 】特開 2 0 1 4 - 4 1 9 8 7 号公報

【非特許文献】

【先行技術文献】 【特許文献】

[0013]

【非特許文献1】V. Heine, "Theory of Surface States," Phys. Rev. 138, A1689 (196 5) 40

【非特許文献 2】S. M. Sze, Physics of Semiconductor Devices, 2nd ed. Wiley, New York (1981)

【非特許文献 3】H. B. Michaelson, J. Appl. Phys. 48, 4729 (1977).

【発明の概要】

【発明が解決しようとする課題】

【0014】

しかし、特許文献1や特許文献2に開示の手法のように、n型半導体と電極材料との接合界面領域に高いドナー濃度N_Dを有する半導体層を設ける場合には、上記高ドナー濃度の半導体層を形成するための工程が必要となるため、半導体デバイスの製造コストの上昇を招く結果となる。さらに、熱平衡状態で実現される固溶限以上のドナーを半導体中に導

入することによって、新たな欠陥が導入されることになる場合が多く、n+/p接合の逆バイ アスリーク電流が著しく増大することが危惧される。

【0015】

よって、n型半導体側の接合界面領域に新たな半導体層をわざわざ設けるのではなく、 n型半導体の表面に接合される電極材料の選択そのものにより、オーミック性の高い接触 を実現することが望ましい。また、n型半導体側の接合界面付近の高濃度のドナー層の配 置に加えて、 _Bの小さな電極を実現することで、上式1に従ってコンタクト抵抗率を大 きく減少させることができることが期待される。

【課題を解決するための手段】

[0016]

10

20

上述した課題を解決するために、本発明に係る半導体装置は、室温におけるバンドギャップが1.2 e V以下のn型導電型を有する半導体結晶の表面に、電子濃度が1×10² ² cm⁻³未満の材料から成るコンタクト層が直接設けられているコンタクト構造を備え ていることを特徴とする。

[0017]

好ましくは、前記半導体結晶は、Si、Ge、もしくはSiとGeの化合物(Si_xGe、)の何れかである。

【0018】

ある態様では、前記半導体結晶はGeであり、前記コンタクト層はGd、Y、Ho、Er、Ybの何れかのゲルマニウム化物もしくはBiを主成分とする材料から成る。

【0019】

また、ある態様では、前記半導体結晶はSiであり、前記コンタクト層はBiを主成分とする材料から成る。

【0020】

また、前記コンタクト層は、前記半導体結晶の表面領域のドナー濃度が1×10¹⁸ c m⁻³以下の場合においてオーミック性の高い接触をとることができる材料を選択するこ ともできる。従来の構造のものでは、ドナー濃度が1×10¹⁸ cm⁻³以下といった低 濃度の場合には、オーミック接触を得ることが困難であったのに対し、本発明の構造にお いては、上記の低いドナー濃度の場合でもオーミック接触を得ることができる。

【0021】

本発明に係る半導体装置が備えるコンタクト構造は、前記コンタクト層の上に金属層を 備えている態様とすることもできる。

[0022]

本発明に係る半導体装置は、前記半導体結晶がSiもしくはGeである、 n チャネルM OSFETである。

【発明の効果】

【0023】

本発明によれば、室温におけるバンドギャップが1.2eV以下のn型導電型を有する 半導体結晶の表面に、電子濃度が1×10²²cm^{・3}未満の材料から成るコンタクト層 を直接設けることとしたので、コンタクト層側から半導体表面側への波動関数の浸み出し が抑制され、その結果、フェルミレベルピンニング現象に起因する障壁 _Bの発生が抑制 され、オーミック性の高い接触を実現することができる。

【図面の簡単な説明】

【0024】

【図1】成膜後の積層状態(A)および熱処理後の積層状態(B)を概念的に説明するための図である。

【図2】元素金属/n-Ge接合のJ-V特性(A)および金属ジャーマナイド/n-G e接合のJ-V特性(B)を示す図である。

【 図 3 】 G d ジャーマナイド/ n - G e 接合および H o ジャーマナイド/ n - G e 接合に ついて、 飽和電流密度 J _s の温度依存性からショットキー障壁(q ・ 」_b)とその均一性

30

について調べた結果を示す図である。ここでqは電子のもつ電荷量である。

【図4】FLP緩和の程度のn-Geの結晶面方位依存性を調べた結果を示す図である。 【図5】コンタクト層として用いた材料毎のショットキー障壁の高さの測定値である。 【図6】Bi系材料/n-Si接合界面におけるFLPの緩和について調べた結果を示す 図である。

【図7】Gdジャーマナイド / n - Ge接合におけるショットキー障壁高さの、コンタク ト層としてのGdジャーマナイド (GdGe_x)の厚み依存性を調べた結果を示す図であ る。

【発明を実施するための形態】

[0025]

10

30

40

以下に、図面を参照して、本発明に係るコンタクト構造について説明する。

【0026】

上述したとおり、SiやGeといった代表的な半導体結晶を用いて半導体装置を作製す るに際して、オーミック性の高い接触のコンタクト構造を設ける場合、電極として用いる 金属材料の仕事関数を変えても、フェルミレベルピンニング現象により、所望のオーミッ ク性を実現することが困難であり、この困難さは特に、n型の導電型の半導体結晶におい て顕著である。

【 0 0 2 7 】

なお、半導体のバンドギャップが大きい場合には、斯かる現象は然程、顕著なものとはならない。よって、n型で且つ室温におけるバンドギャップが概ね1.2 e V 以下の半導 20 体結晶にオーミック性の高い接触を実現するに際し、フェルミレベルピンニング現象を如何に抑制するかが現実的な課題となってくる。

【0028】

本発明者らは、この問題を解決するに当たり、コンタクト層側から半導体結晶側への電子(波動関数)の浸み出しを抑制することで、フェルミレベルピンニングの影響を顕著に 抑えることができるのではないかと考え、本発明を成すに至った。

【 0 0 2 9 】

フェルミレベルピンニングの起源に関しては多くの議論があるが、いずれの場合においても界面ダイポール層が形成され、その大きさはダイポール密度と各ダイポールの強さによって決定されると考えられる。V. Heineの半導体界面の準位に対する議論に基づいて、その後、フェルミレベルピンニング現象を説明するために、金属誘起準位理論(Metal Ind uced Gap States: MIGSモデル)が提唱されている(非特許文献 1 : "Theory of Surface S tates," Phys. Rev. 138, A1689 (1965))。

【 0 0 3 0 】

このMIGS理論では、異なるバンド構造をもつ金属と半導体の接合界面における波動関数 の整合性(フェルミ面の整合性)を問題とする。金属と半導体との接合界面にはバンドギ ャップの非整合性が生じるから、金属の波動関数はバンドギャップ中で減衰する。具体的 には、接合界面に存在するポテンシャル障壁中において、波動関数(正弦波)が指数関数 的に減衰することとなり、換言すれば、半導体のバンドギャップ中に、金属の波動関数が 染み出した状態となる。そして、この波動関数の染み出しの程度が大きい程、フェルミレ ベルピンニング現象が顕著になる。

【0031】

本発明者らは、上記MIGS理論に基づけば、上述の波動関数の染み出しの程度を顕著に低 く抑えることとすれば、フェルミレベルピンニング現象も顕著に抑制され、オーミック性 の高い接触を容易に得ることが可能になると考えた。

【0032】

そして、波動関数の染み出しの程度を顕著に低く抑えるには、コンタクト層として用いる材料中の電子濃度を低く設計することが効果的であるとの知見に至った。 【0033】

本発明者らの単純な自由電子モデルでの計算によれば、コンタクト層と半導体のバンド 50

ギャップが所定の値である場合、コンタクト層側からの半導体結晶側への波動関数の染み 出し量(n_{transfer})は、コンタクト層として用いる材料中の自由電子濃度(n)の1 /3~2/3乗に比例する(n_{transfer} n^{1/3~2/3})。一般的な金属材料中の 電子濃度は10²²~10²³ cm⁻³であるから、コンタクト層として用いる材料中の 電子濃度を低く設計することにより、コンタクト層側からの半導体結晶側への波動関数の 染み出し量を顕著に抑制することが可能となる。そこで、本発明者らは、このような条件 を満足する材料として、従来の金属ではなく、当該半導体と金属の化合物(Geの場合には ジャーマナイド、Siの場合にはシリサイド)、あるいは半金属や導電性酸化物といった導 電性を有する材料に注目することとしたのである。

[0034]

10

そして、本発明者らの検討によれば、室温におけるバンドギャップが1.2 e V 以下の n 型導電型を有する半導体結晶の表面に直接設けるコンタクト層の材料として、電子濃度 が1 × 1 0²² cm⁻³未満の導電性を有する材料を選択すると、オーミック性の高い接 触特性を示すコンタクト構造が得られるとの結果が得られた。

[0035]

ここで、本明細書中では、異種材料の接合領域において、 - 0 . 5 Vから + 0 . 5 Vの 範囲で電圧を変化させたときに電流が ± 1 0 %の範囲で線形に変化するものを、「オーミ ック性の高い接触」と定義する。

[0036]

室温におけるバンドギャップが1.2 e V 以下の半導体結晶としては、Si、Ge、S²⁰ iとGeの化合物(Si_xGe_v)を例示することができる。

【0037】

上述の半導体とコンタクト層材料の組合せとしては、半導体結晶がGeであり、コンタクト層がGd、Y、Ho、Er、Ybの何れかのゲルマニウム化物もしくはBiを主成分とする導電性を有する材料を例示することができる。

【0038】

また、半導体結晶がSiであり、コンタクト層がBiを主成分とする材料である組合せ も例示することができる。

【0039】

なお、半導体結晶の表面領域のドナー濃度が高く、コンタクト層との接合界面での電子 30 濃度が十分に高いと、そもそもオーミック接触性を得ることはできるが、従来の構造のも のでは、ドナー濃度が1×10¹⁸ cm⁻³以下といった低濃度の場合にはオーミック接 触を得ることが困難であった。これに対し、本発明の構造においては、ドナー濃度が1× 10¹⁸ cm⁻³以下といった低濃度の場合でもオーミック性の高い接触をとることがで きるから、このようなコンタクト層の設計あるいは選択はきわめて重要な技術になる。特 に、高濃度層の実現が難しい場合でもこの効果が得られることは、デバイスへの適用範囲 を大きく拡げることになる。

[0040]

このようなコンタクト構造は、上述のコンタクト層の上に金属層を備えている態様とし てもよいことは言うまでもない。

40

[0041**]**

このようなコンタクト構造を備える半導体装置は、例えば、半導体結晶がSiもしくは Geである、C-MOSにおけるnチャネルMOSFETであってよい。

【実施例】

[0042]

[金属ジャーマナイド/n-Ge接合界面におけるFLPの緩和]

上述のとおり、フェルミレベルピンニング(FLP)の起源に関しては多くの議論があ るが、いずれの場合においても界面ダイポール層が形成され、その大きさはダイポール密 度と各ダイポールの強さによって決定されると考えられる。

[0043]

本実施例では、金属とGeの化合物を形成することによって電子濃度の低い金属を形成 し,染みだし量を変化させることによって、ダイポールの強さと密度を変化させ、n-G eとの接合界面との間に生じるFLPについて系統的に調べた。

【0044】

ドナー濃度が10¹⁶/cm³レベルのn型の(100)Ge基板上に、厚みが30 n mの各種金属(Gd、Ho、Er、Yb、Ti、Co、Pt)の膜を蒸着成膜し、その上 にアモルファスGeの膜を20 nmの厚みで蒸着成膜した。その後、真空中(概ね10⁻⁵Pa程度)で、500 で30分間の熱処理を行い、金属 - Ge化合物/n - Ge接合 を形成した。これらの各試料は何れも、X線回折法により、上記熱処理により多結晶ジャ ーマナイドが形成されていることが確認されている。なお、比較のために、上記各金属の 成膜のみを行い、熱処理を行わない試料も作製した。そして、これらの試料につき、接合 界面のショットキー特性を評価した。

【0045】

図1は、上記成膜後の積層状態(図1(A))および熱処理後の積層状態を概念的に説 明するための図(図1(B))である。成膜後には、n型の(100)Ge基板10の表 面上に、金属膜20とアモルファスGeの膜30が積層されていた状態にあったものが、 500 で30分間の熱処理後には、金属膜20とアモルファスGeの膜30が金属ジャ ーマナイド膜40となり、Ge基板10の表面上に直接、金属ジャーマナイド膜40が接 合された状態となる。

[0046]

また、図2は、元素金属 / n - G e 接合の室温における J - V特性(図2(A))およ び金属ジャーマナイド / n - G e 接合の室温における J - V特性(図2(B))を示す図 である。先ず、図2(A)と図2(B)との比較から、金属ジャーマナイド / n - G e 接 合とすることにより、オーミック性が向上していることが明瞭に読み取れる。 【0047】

また、図2(B)中に示した7種の金属ジャーマナイド/n-Ge接合を比較すると、 相対的に低い仕事関数を有する金属(Gd、Ho、Er、Yb)より形成した金属ジャー マナイドにおけるn-Geとの接合において、オフ電流、飽和電流密度(J。:V=0に おけるJの外挿値)の増大が認められる。なお、上記Gd、Ho、Er、Yb以外にも、 Yのジャーマナイド及びBiを主成分とする材料においても同様の効果が得られた。 【0048】

図3は、Gdジャーマナイド/n-Ge(GdGex/n-Ge)接合およびHoジャーマナイド /n-Ge(HoGex/n-Ge)接合について、飽和電流密度J_sの温度依存性からショットキ ー障壁(q・_b)とその均一性について調べた結果を示す図である。 【0049】

この図に示した温度依存性を示す直線の傾きから、ショットキー障壁(q・ _b)は、 G d ジャーマナイド / n - G e 接合につき 0 . 4 2 e V、H o ジャーマナイド / n - G e 接合につき 0 . 4 3 e V と見積もられる。また、この直線の切片より見積もられるリチャ ードソン定数は、非特許文献 2 にある値 1 4 3 A / c m² / K² にほぼ一致する。この事 実は、局所的な障壁低下によるリークではなく均一にショットキー障壁が形成されている ことを示している。

【 0 0 5 0 】

これらの結果から、金属ジャーマナイド / n - G e 接合界面においては、形成されるダ イポールの密度が減少し、その結果、 F L P の緩和が起きているものと考えられる。 【 0 0 5 1 】

[n - G e における F L P 緩和の面方位依存性]

図4は、上述のFLP緩和の程度の、n-Geの結晶面方位依存性を調べた結果を示す 図である。試料として、(111)、(100)、(110)を主面とするn-Ge基板 の上にGdジャーマナイドを設け、Gdジャーマナイド/n-Ge接合を形成した。 【0052】 10

20



10

30

40

図4(A)に示した室温におけるJ-V特性から、上述のFLP緩和は、(111)面において特に顕著である。また、図4(B)に示した温度依存性を示す直線の傾きから、本実施例のもののショットキー障壁(q・b)は、Gdジャーマナイド/(111)n-Ge接合につき0.32eV、Gdジャーマナイド/(100)n-Ge接合につき0.42eV、Gdジャーマナイド/(110)n-Ge接合につき0.53eVと見積もられ、均一にショットキー障壁が形成されていることも読み取れる。

【0053】

図5に、ショットキー障壁の高さの、n-Ge基板上に設けたコンタクト層の材料依存 性を整理した。図中の左側に、純粋な単元素金属材料のコンタクト層をn型Ge(100)面上 に設けた場合のショットキー障壁高さを示しており、図中の右側に、上記単元素金属のジ ャーマナイド(金属-Ge化合物)からなるコンタクト層を、n型Ge(100)面上およびn型Ge(111)面上に設けた場合のショットキー障壁高さを示している。上述のとおり、金属材料で コンタクト層を設けた場合に比較して、ジャーマナイド化した材料から成るコンタクト層 を設けた場合には、ショットキー障壁が低くなる傾向が明瞭に読み取れる。また、n-G e基板の主面が(111)の場合には、主面が(100)の場合に比較して、ショットキ ー障壁が低くなる傾向がある。

【0054】

[Bi系材料 / n - Si接合界面におけるFLPの緩和]

図6は、半導体結晶をn-Geに代えてn-Siとした場合の、Bi系材料/n-Si 接合界面におけるFLPの緩和について調べた結果を示す図である。この図で示したn-20 Siの面方位は(100)で、このSi基板の上にコンタクト層としてBiを設け、Bi /n-Si接合を形成した。なお、比較のために、Gd/n-Si接合およびAl/n-Si接合についても試料作製した。

【0055】

図6に示した室温におけるJ-V特性から、Alコンタクト層、Gdコンタクト層、B iコンタクト層の順に、接合界面におけるFLPの緩和が強くなっており、特に、Biコ ンタクト層(Bi/n-Si接合)の場合には略完全なオーミック性が得られている。 【0056】

これらの金属中の自由電子濃度は、A1において2×10²³ cm⁻³、Gdにおいて 6×10²³ cm⁻³、Biにおいて10¹⁶~10¹⁷ cm⁻³であり、一方で仕事関数に 関してはA1においては~4.3V、Gdにおいて3.1V、Biにおいて4.2Vの値 が報告されている(非特許文献3参照)。BiとA1はほとんど同じ仕事関数をもつが、 自由電子密度が低いBiでは接合界面におけるFLPの程度が著しく弱くなり、ショット キー障壁の高さに関してBiはほぼGdの場合かそれ以下の仕事関数の場合に近いことが 明瞭に読み取れる。

【0057】

[コンタクト層の薄膜化]

図7は、Gdジャーマナイド/n-Ge接合におけるショットキー障壁(バリア高さ) の、コンタクト層としてのGdジャーマナイド(GdGe_x)の厚み依存性を調べた結果 を示す図である。なお、この図に示した例では、基板は主面が(111)面のGeである 。ショットキー障壁高さは、コンタクト層の厚みが概ね4nmを超えると略一定の低い値 を示しており、良好なオーミック接触が得られている。

【 0 0 5 8 】

上述したように、本発明によれば、室温におけるバンドギャップが1.2 e V 以下の n 型導電型を有する半導体結晶の表面に、電子濃度が1×10²² cm⁻³未満の材料から 成るコンタクト層を直接設けることとしたので、コンタクト層側から半導体表面側への波 動関数の浸み出しが抑制され、その結果、フェルミレベルピンニング現象に起因する障壁 。の発生が抑制され、オーミック性の高い接触を実現することができる。

【0059】

なお、本発明を実施するに際し、上記コンタクト層の上に金属層を備えている態様とす 50

ることができることは言うまでもない。

[0060]

本発明に係るコンタクト構造は、C-MOSをはじめとする半導体装置において極めて 有用である。

【産業上の利用可能性】

[0061]

本発明によれば、コンタクト層側からn型半導体表面側への波動関数の浸み出しが抑制 され、その結果、フェルミレベルピンニング現象に起因する障壁 _вの発生が抑制され、 オーミック性の高い接触を実現することができる。

【符号の説明】

- [0062]
 - 10 n型Ge基板
 - 2 0 金属膜
 - 30 アモルファスGeの膜
 - 4 0 金属ジャーマナイド膜

【図1】

【図3】









フロントページの続き

特許法第30条第2項適用 (1)発行日:平成28年3月3日 刊行物:2016年第63回応用物理学会春 季学術講演[講演予行集] 公益社団法人 応用物理学会 (2)開催日:2016年6月7日 集会名、開催 場所:7th International Symposium on Control of Semic onductor Interfaces(ISCSI-VII) and International Si Ge Technology and Device Meeting 2016(ISTDM2016)国立 大学法人名古屋大学 野依記念学術交流館 カンファレンスホール (3)ウェブサイトの掲載日:2016年 7月15日 ウェブサイトのアドレス http://iopscience.iop.org/articl e/10.7567/APEX.9.081201/meta;jsessionid=24562E61C5 B95FA4D90ACD16B326A94C.c5.iopscience.cld.iop.org

審查官 佐藤 靖史

(56)参考文献 国際公開第2013/133060(WO,A1) 特開2009-059996(JP,A)

(58)調査した分野(Int.CI., DB名)

H01L 21/28