## (19) 日本国特許庁(JP)

## (12) 特許公報(B2)

(11) 特許番号

## 特許第6765686号

(P6765686)

(45) 発行日 令和2年10月7日(2020.10.7)

- (24) 登録日 令和2年9月18日 (2020.9.18)
- (51) Int.Cl. F I **G 1 1 C 11/54 (2006.01)** G 1 1 C 11/54 **G O 6 N 3/063 (2006.01)** G O 6 N 3/063

請求項の数 14 (全 30 頁)

(21) 出願番号	特願2018-553650 (P2018-553650)	(73)特許権者	<b>f</b> 503360115
(86) (22) 出願日	平成29年7月18日 (2017.7.18)		国立研究開発法人科学技術振興機構
(86) 国際出願番号	PCT/JP2017/025932		埼玉県川口市本町四丁目1番8号
(87) 国際公開番号	W02018/100790	(74)代理人	100087480
(87) 国際公開日	平成30年6月7日(2018.6.7)		弁理士 片山 修平
審査請求日	令和1年6月20日 (2019.6.20)	(72)発明者	矢嶋 赵彬
(31) 優先権主張番号	特願2016-233444 (P2016-233444)		東京都文京区本郷7丁目3番1号 国立大
(32) 優先日	平成28年11月30日 (2016.11.30)		学法人東京大学内
(33) 優先権主張国・地域又は機関		(72)発明者	鳥海明
日本国 (JP)			東京都文京区本郷7丁目3番1号 国立大
			学法人東京大学内
特許法第30条第2項適用研究集会名第64回応用			
物理学会春季学術講演	資会 主催者名 公益社団法人応用	審査官	後藤 彰
物理学会 開催日 习	₽成29年3月15日		
			最終頁に続く

(54) 【発明の名称】ニューロン回路、システムおよびスイッチ回路

(57)【特許請求の範囲】

【請求項1】

時系列にスパイク信号が入力する入力端子と、

ー端が前記入力端子に接続され、他端が中間ノードに接続され、単一のスパイク信号が 入力しても高抵抗状態を維持し、第1期間内に複数のスパイク信号が入力すると抵抗値が 前記高抵抗状態より低い低抵抗状態となる第1スイッチ素子と、

前記中間ノードに接続され、前記第1スイッチ素子が低抵抗状態となると前記入力端子 を所定レベルとするフィードバック回路と、

前記入力端子と前記中間ノードとの間に前記第1スイッチ素子と直列に接続され、前記 入力端子に1または複数のスパイク信号が入力しても低抵抗状態を維持し、前記入力端子 が所定レベルとなると高抵抗状態となる第2スイッチ素子と、

を具備するニューロン回路。

【請求項2】

前記中間ノードと基準電位端子との間に接続された負荷を具備する請求項1記載のニューロン回路。

【請求項3】

【明小识)】

前記所定レベルはハイレベルである請求項2記載のニューロン回路。

【請求項4】

前記第1スイッチ素子は、前記一端と前記他端との間に接続され、第2期間内に前記他端に対し前記一端に印加される電圧を平均化した内部状態量が第1閾値より低いときに高 <sup>20</sup>

抵抗状態となり、前記内部状態量が第2閾値より高いときに低抵抗状態となる抵抗体を備 える請求項1から3のいずれか一項記載のニューロン回路。 【請求項5】

前記抵抗体は、所定温度以上で金属相となり、前記所定温度以下で絶縁相となり、前記 内部状態量は、前記第2期間内に前記他端に対し前記一端に印加される電圧のRMSであ る請求項4記載のニューロン回路。

【請求項6】

前記第1スイッチ素子は、前記一端と前記他端との間に接続され、内部状態量が第1閾 値より低いときに高抵抗状態となり、前記内部状態量が第2閾値より高いときに低抵抗状 態となる抵抗体を備え、

時刻 T<sub>0</sub>における前記内部状態量 S (T<sub>0</sub>)は、前記一端と前記他端との間の電圧を V <sub>10</sub>、 V<sub>10</sub>が前記内部状態量に与える影響を f (V<sub>10</sub>)、および前記内部状態量の緩 和時間を <sub>dec</sub>としたとき

$$S(T_0) = \int_0^{T_0} f(V_{10}(T_0 - T)) e^{-T/\tau_{dec}} dT$$

である請求項1から3のいずれか一項記載のニューロン回路。 【請求項7】

前記抵抗体は、所定温度以上で金属相となり、前記所定温度以下で絶縁相となり、Aを 定数としたときf(V<sub>10</sub>)=A×V<sub>10</sub><sup>2</sup>である請求項6記載のニューロン回路。 【請求項8】

20

10

前記抵抗体は酸化バナジウムである請求項4から7のいずれか一項記載のニューロン回路。

【請求項9】

前記入力端子と前記中間ノードとの間に前記第1スイッチ素子および前記第2スイッチ 素子と直列に接続され、単一のスパイク信号が入力しても高抵抗状態を維持し、第3期間 内に複数の前記スパイク信号が入力すると低抵抗状態となる第3スイッチ素子を具備する 請求項1から7のいずれか一項記載のニューロン回路。

【請求項10】

前記第3スイッチ素子の高抵抗状態の抵抗値は前記第1スイッチ素子の高抵抗状態の抵 30 抗値より高く、

前記第3スイッチ<u>素子</u>の低抵抗状態の抵抗値は前記第1スイッチ素子の高抵抗状態の抵抗値より低い請求項9記載のニューロン回路。

【請求項11】

請求項1から10のいずれか一項記載のニューロン回路と、

前記ニューロン回路を接続するシナプス回路と、

を具備するシステム。

【請求項12】

入力信号が入力する入力端子と、

出力端子と、

40

前記入力端子に接続された一端と、前記出力端子に接続された他端と、前記一端と前記 他端との間に接続され、内部状態量が第1閾値より低いときに高抵抗状態となり、前記内 部状態量が第2閾値より高いときに前記高抵抗状態より抵抗値の低い低抵抗状態となる抵 抗体と、を備えるスイッチ素子と、

を具備し、

時刻 T<sub>0</sub>における前記内部状態量 S (T<sub>0</sub>)は、前記一端と前記他端との間の電圧を V <sub>10</sub>、 V<sub>10</sub>が<u>前記</u>内部状態量に与える影響を f (V<sub>10</sub>)、および前記内部状態量の緩 和時間を <sub>dec</sub>としたとき

$$S(T_0) = \int_0^{T_0} f(V_{10}(T_0 - T)) e^{-T/\tau_{dec}} dT$$

であり、

前記入力信号の変動周期は前記緩和時間より短いスイッチ回路。

【請求項13】

前記入力信号は複数のスパイク信号であり、前記複数のスパイク信号の間隔は前記緩和 時間より短い請求項12記載のスイッチ回路。

【請求項14】

前記抵抗体は、所定温度以上で金属相となり、前記所定温度以下で絶縁相となり、Aを 10 定数としたときf(V<sub>10</sub>)=A×V<sub>10</sub><sup>2</sup>である請求項12または13記載<u>の</u>スイッチ 回路。 【発明の詳細な説明】

- 【技術分野】
- 【 0 0 0 1 】

本発明は、ニューロン回路、システムおよびスイッチ回路に関する。

【背景技術】

[0002]

電圧を印加しない状態では高抵抗状態であり、電圧を印加すると低抵抗状態とな<u>り、</u>電 圧を遮断すると自発的に高抵抗状態に戻るスイッチ素子が知られている(例えば、非特許 20 文献1 - 6)。負性抵抗を有するスイッチ素子が知られている(例えば、非特許文献7 -11) 【先行技術文献】

- 【非特許文献】
- [0003]

【非特許文献 1】IEEE ELECTRON DEVICE LETTERS , VOL. 33, No.2, pp236-238 (2012) 【非特許文献 2】IEEE ELECTRON DEVICE LETTERS , VOL. 33, No.5, pp718-720 (2012)

【非特許文献 3】Semicond. Sci. Technol. 29 pp104005-1 - 104005-11 (2014)

【非特許文献4】IEDM pp27.1.1-27.1.4 (2009)

【非特許文献 5】IEDM pp2.8.1-2.8.4 (2012)

【非特許文献 6】IEEE TRANSACTIONS ON ELECTRON DEVICES, Vol. 62, No. 11 pp3477-34 81 (2015)

【非特許文献7】JOURNAL OF APPLIED PHYSICS Vol. 33, No. 9, pp2669-2682 (1962) 【非特許文献 8】APPLIED PHYSICS LETTERS Vol. 89, pp.083514-1 - 083514-3 (2006)

【非特許文献 9】Japanese Journal of Applied Physics Vol. 49, pp104002-1 - 10400 2-5 (2010)

【非特許文献 1 0 】Nature Materials Vol. 6, pp. 824-832 (2007)

【非特許文献11】Advanced Materials Vol. 21, pp2632-2663 (2009)

【発明の概要】

【発明が解決しようとする課題】

[0004]

40

30

- これらのスイッチ素子は、主にクロスバーアレイメモリのアクセス素子に用いられている。しかしながら、他の電子回路に用いることはほとんど検討されていない。 【0005】
- 本発明は、上記課題に鑑みなされたものであり、スイッチ素子を用いた電子回路を提供することを目的とする。
- 【課題を解決するための手段】
- 【 0 0 0 6 】

本発明は、時系列にスパイク信号が入力する入力端子と、一端が前記入力端子に接続され、他端が中間ノードに接続され、単一のスパイク信号が入力しても高抵抗状態を維持し 50

(3)

、第1期間内に複数のスパイク信号が入力すると抵抗値が前記高抵抗状態より低い低抵抗 状態となる第1スイッチ素子と、前記中間ノードに接続され、前記第1スイッチ素子が低 抵抗状態となると前記入力端子を所定レベルとするフィードバック回路と、前記入力端子 と前記中間ノードとの間に前記第1スイッチ素子と直列に接続され、前記入力端子に1ま たは複数のスパイク信号が入力しても低抵抗状態を維持し、前記入力端子が所定レベルと なると高抵抗状態となる第2スイッチ素子と、を具備するニューロン回路である。 【0007】

上記構成において、前記中間ノードと基準電位端子との間に接続された負荷を具備する 構成とすることができる。

[0008]

10

20

上記構成において、前記所定レベルはハイレベルである構成とすることができる。

[0009]

上記構成において、前記第1スイッチ素子は、前記一端と前記他端との間に接続され、 第2期間内に前記他端に対し前記一端に印加される電圧を平均化した内部状態量が第1閾 値より低いときに高抵抗状態となり、前記内部状態量が第2閾値より高いときに低抵抗状 態となる抵抗体を備える構成とすることができる。

[0010]

上記構成において、前記抵抗体は、所定温度以上で金属相となり、前記所定温度以下で 絶縁相となり、前記内部状態量は、前記第2期間内に前記他端に対し前記一端に印加され る電圧のRMSである構成とすることができる。

[0011]

上記構成において、前記第1スイッチ素子は、前記一端と前記他端との間に接続され、 内部状態量が第1閾値より低いときに高抵抗状態となり、前記内部状態量が第2閾値より 高いときに低抵抗状態となる抵抗体を備え、

時刻 T<sub>0</sub>における前記内部状態量 S (T<sub>0</sub>)は、前記一端と前記他端との間の電圧を V <sub>10</sub>、 V<sub>10</sub>が前記内部状態量に与える影響を f (V<sub>10</sub>)、および前記内部状態量の緩 和時間を <sub>dec</sub>としたとき

$$S(T_0) = \int_0^{T_0} f(V_{10}(T_0 - T)) e^{-T/\tau_{dec}} dT$$

である構成とすることができる。

【0012】

上記構成において、前記抵抗体は、所定温度以上で金属相となり、前記所定温度以下で 絶縁相となり、Aを定数としたときf(V<sub>10</sub>)=A×V<sub>10</sub><sup>2</sup>である構成とすることが できる。

【0013】

上記構成において、前記抵抗体は酸化バナジウムである構成とすることができる。 【0014】

上記構成において、前記入力端子と前記中間ノードとの間に前記第1スイッチ素子および前記第2スイッチ<u>素子</u>と直列に接続され、単一のスパイク信号が入力しても高抵抗状態 40 を維持し、第3期間内に複数の前記スパイク信号が入力すると低抵抗状態となる第3スイ ッチ素子を具備する構成とすることができる。

【0015】

上記構成において、前記第3スイッチ素子の高抵抗状態の抵抗値は前記第1スイッチ素 子の高抵抗状態の抵抗値より高く、前記第3スイッチ<u>素子</u>の低抵抗状態の抵抗値は前記第 1スイッチ素子の高抵抗状態の抵抗値より低い構成とすることができる。

【0016】

本発明は、上記ニューロン回路と、前記ニューロン回路を接続するシナプス回路と、を 具備するシステムである。

【0017】

本発明は、入力信号が入力する入力端子と、出力端子と、前記入力端子に接続された一端と、前記出力端子に接続された他端と、前記一端と前記他端との間に接続され、内部状態量が第1閾値より低いときに高抵抗状態となり、前記内部状態量が第2閾値より高いときに前記高抵抗状態より抵抗値の低い低抵抗状態となる抵抗体と、を備えるスイッチ素子と、を具備し、時刻T<sub>0</sub>における前記内部状態量S(T<sub>0</sub>)は、前記一端と前記他端との間の電圧をV<sub>10</sub>、V<sub>10</sub>が<u>前記</u>内部状態量に与える影響をf(V<sub>10</sub>)、および前記内部状態量の緩和時間を decとしたとき

(5)

$$S(T_0) = \int_0^{T_0} f(V_{10}(T_0 - T)) e^{-T/\tau_{dec}} dT$$

であり、前記入力信号の変動周期は前記緩和時間より短いスイッチ回路である。 【0018】

上記構成において、前記入力信号は複数のスパイク信号であり、前記複数のスパイク信号の間隔は前記緩和時間より短い構成とすることができる。 【0019】

上記構成において、前記抵抗体は、所定温度以上で金属相となり、前記所定温度以下で 絶縁相となり、Aを定数としたときf(V<sub>10</sub>) = A × V<sub>10</sub><sup>2</sup>である構成とすることが できる。

【発明の効果】

【0030】

本発明によれば、スイッチ素子を用いた電子回路を提供することができる。

【図面の簡単な説明】

【0031】

【図1】図1(a)は、実施例1に係るスイッチ素子の平面図、図1(b)は、図1(a)のA - A断面図である。

【図2】図2は、実施例1における直流信号の電圧電流特性を示す模式図である。

【図3】図3(a)は、実施例1における測定回路、図3(b)および図3(c)は、実施例1における交流信号の電圧電流特性を示す図である。

【 図 4 】 図 4 ( a ) および図 4 ( b ) は、実施例 1 における時間に対する入力電圧を示す 図である。

- 【図5】図5(a)は、実施例1に係るスイッチ素子の別の電圧電流特性を示す図、図5 (b)および図5(c)は、実施例1に係るスイッチ素子の別の構造を示す断面図である
- 【図6】図6は、実施例2に係る交流リミッタ回路の回路図である。 【図7】図7は、実施例2に係る交流リミッタ回路の測定結果を示す図である。 【図8】図8は、ニューロンネットワークを示す模式図である。 【図9】図9は、ニューロンの動作を示すタイミングチャートである。 【図10】図10は、実施例3に係るニューロン回路の回路図である。 【図11】図11は、実施例3におけるニューロン回路のタイミングチャートである。 【図12】図12は、実施例4に係るスイッチ回路の回路図である。 【図13】図13は、実施例4におけるスイッチ素子10のタイミングチャートである。 【図14】図14は、実施例4におけるスイッチ回路のタイミングチャートである。 【図15】図15は、実施例5に係るニューロン回路の回路図である。 【図16】図16は、実施例5におけるニューロン回路のタイミングチャートである。 【図17】図17は、実施例6に係るニューロン回路の回路図である。 【図18】図18は、実施例6におけるニューロン回路のタイミングチャートである。 【図19】図19(a)および図19(b)は、それぞれ実施例5および6のニューロン 回路の入力周波数に対する出力周波数を示す図である。 【図20】図20は、実験1で作製したニューロン回路の回路図である。 【図21】図21は、実験1におけるチャネルch1からch4の時間に対する電圧を示

30

40

50

す図である

## 【図 2 2】図 2 2 は、実験 1 において入力信号の周波数を変えたときの時間に対する電圧 を示す図である。

(6)

【図23】図23は、実施例8に係るシステムの概観図である。

【図24】図24は、実施例8に係るシステムの動作を示すブロック図である。

【図25】図25(a)から図25(c)は、実施例8におけるシナプス回路を説明する 図である。

【図26】図26は、実施例8におけるネットワークの接続構造を示す図である。

【図27】図27は、実施例8におけるクロスバーアレイ回路を示す図である。

【図28】図28は、実施例8における2次元のネットワークアークテクチャを示す図で 10 ある。

【図29】図29は、実施例8における3次元のネットワークアークテクチャを示す図で ある。

【発明を実施するための形態】

[0032]

以下、図面を参照し実施例について説明する。

【実施例1】

[0033]

実施例1は、スイッチ素子の例である。図1(a)は、実施例1に係るスイッチ素子の 平面図、図1(b)は、図1(a)のA - A断面図である。図1(a)および図1(b) 20 に示すように、スイッチ素子10は、基板12、抵抗体14および電極16を有する。基 板12上に抵抗体14からなる薄膜15が形成されている。抵抗体14の両端上に電極1 6が形成されている。抵抗体14は、活性部14aおよび引き出し部14bを有している 。活性部14aの電流が流れる方向の長さをL、幅をWとする。引き出し部14bは活性 部14aと電極16とを電気的に接続する。引き出し部14bは、活性部14aから電極 16にいくに従い幅が徐々に広くなる。電極16間の電圧は主に活性部14aも集中する 。このため、スイッチ素子10の抵抗の変化は主に活性部14aの抵抗の変化である。 【0034】

基板12は、例えば酸化チタン(TiO2)基板または酸化アルミニウム(Al2O3) )基板等の絶縁体基板である。基板12は、所望の特性を有する抵抗体14が形成できれ ばよい。抵抗体14は、例えば酸化バナジウム(VO2)薄膜である。電極16は、例え ば金(Au)層、銅(Cu)層またはアルミニウム(Al)層等の金属である。

【 0 0 3 5 】

抵抗体14は、電極16間に高い電圧を印加する(例えば抵抗体14が高温となる)と 低抵抗となり、低い電圧を印加する(抵抗体14が低温となる)と高抵抗となる材料であ ればよい。例えばVO2は、低温では単斜晶系結晶構造の絶縁相となり、高温では正方晶 系結晶構造の金属相となる。VO2の相転移温度は、10 から80 である。酸素組成 比、不純物の種類および濃度、成長条件および/または基板12の種類(例えば(001))面を主面とするTiO2基板、(101)面を主面とするTiO2基板、およびA12 O3基板)によって異なる。

【0036】

以下の例では、基板12として、ΤiO2基板、抵抗体14としてVO2をパルスレー ザデポジション (Pulsed Laser Depositon) 法を用い形成した。抵抗体14の膜厚を90 nm、活性部14aの長さLおよび幅Wをそれぞれ10μmおよび40μmとした。電極 16としてAuを用いた。

【0037】

まず、スイッチ素子10に直流(DC:Direct Current)電圧を印加したときの電圧電 流特性について説明する。図2は、実施例1における直流信号の電圧電流特性を示す模式 図である。電極16間の電圧Vに対する電極16間を流れる電流Iを示す。図2に示すよ うに、電圧Vが低いとき、スイッチ素子10の抵抗は高い。このとき、スイッチ素子10 30

はオフ状態である。電圧Vを大きくすると、電圧V2において、ジュール熱により活性部 14aの温度が上昇し、活性部14aのVO,が絶縁相から金属相に相転移する。これに より、スイッチ素子10の抵抗が低くなる。このとき、スイッチ素子10はオン状態であ る。電圧Vを下げていくと、電圧V1において活性部14aの温度が下がり、活性部14 aのVO,が金属相から絶縁相に相転移する。これにより、スイッチ素子10はオフ状態 となる。スイッチ素子10のオフ状態とは、電極16間(スイッチ素子10の一端と他端 との間)が高抵抗状態であることであり、スイッチ素子10のオン状態とは、電極16間 (スイッチ素子10の一端と他端との間)が低抵抗状態であることである。 [0038]

10 次に、スイッチ素子10に交流電圧を印加したときの電圧電流特性について説明する。 図3(a)は、実施例1における測定回路、図3(b)および図3(c)は、実施例1に おける交流信号の電圧電流特性を示す図である。図3(a)に示すように、端子T01と T02との間にスイッチ素子10と抵抗Rを直列に接続する。端子T01とT02とに交 流電源18を接続する。交流電源18は、端子T01とT02との間にほぼ三角関数波の 交流である入力電圧Vinを印加する。スイッチ素子10を流れる電流Iを測定する。 [0039]

図3(b)に示すように、入力電圧Vinの周波数が1kHzのとき、図2と同様に、 入力電圧Vinの絶対値がV2以上でスイッチ素子10はオン状態となり、入力電圧Vi nの絶対値がV1以下でスイッチ素子10はオフ状態となる。図3(c)に示すように、 交流電圧の周波数が100kHzのとき、入力電圧Vinによらずスイッチ素子10はオ ン状態である。

[0040]

活性部14aの温度は、活性部14aで発生するジュール熱と基板12等からの放熱に より決まる。放熱にかかる時間は、熱容量と熱抵抗等で定める時定数を有する。図3(b )のように低い周波数では、放熱の時定数より遅い時間で入力電圧Vinが変化する。こ のため、活性部14aの温度は、入力電圧Vinの変化に追従する。よって、スイッチ素 子10の状態は入力電圧Vinに依存する。図3(c)のように高い周波数では、放熱の 時定数より速い時間で入力電圧Vinが変化する。このため、活性部14aの温度は入力 電圧Vinの変化に追従できない。よって、スイッチ素子10の状態は入力電圧Vinの R M S (Root Mean Square)によって定まる。

[0041]

入力電圧Vinとして三角関数波以外の波形の場合を考える。図4(a)および図4( b)は、実施例1における時間に対する入力電圧を示す図である。図4(a)に示すよう に、実線で示す入力電圧Vinは正の範囲で時間に対し任意に変動している。点線は、放 熱の時定数に相当する所定期間内の入力電圧VinのRMSである。スイッチ素子10は 、RMSが閾値Vth以上のときオン状態となり、RMSが閾値Vth以下のときオフ状 態となる。このように、スイッチ素子10は、所定期間内の入力電圧VinのRMSによ リオン状態とオフ状態を切り換える。

[0042]

40 図4(b)に示すように、実線で示す入力電圧Vinは交流電圧であり、時間に対し振 幅が変動している。交流信号の周期は放熱の時定数より小さい。振幅が小さいとき、入力 電圧VinのRMSは閾値以下である。このため、活性部14aの発熱量は小さく活性部 14 aの温度は相転移温度より低いためスイッチ素子10はオフ状態となる。振幅が大き いとき、入力電圧VinのRMSは閾値以上である。このため、活性部14aの発熱量は 大きく活性部14aの温度は相転移温度より高いためスイッチ素子10はオン状態となる 。このように、スイッチ素子10は、入力電圧Vinの振幅によりオン状態とオフ状態を 切り換える。

[0043]

図5(a)は、実施例1に係るスイッチ素子の別の電圧電流特性を示す図、図5(b) および図5(こ)は、実施例1に係るスイッチ素子の別の構造を示す断面図である。図5 50

20

(a) に示すように、電圧 V が 0 V のときスイッチ素子はオフ状態である。電圧 V が正の 場合、電圧 V が電圧 V 3 以上のときスイッチ素子はオン状態となり、電圧 V が電圧 V 3 以 下のときスイッチ素子はオフ状態となる。電圧 V が負の場合、電圧 V が電圧 - V 3 以下の ときスイッチ素子はオン状態となり、電圧 V が電圧 - V 3 以上のときスイッチ素子はオフ 状態となる。このように、電圧電流特性はヒステリシスのほとんどない特性でもよい。 【0044】

図5(b)に示すように、スイッチ素子10は、電極16の間に抵抗体14が設けられている構造でもよい。図5(c)に示すように、抵抗体14の活性部14aの膜厚Taは引き出し部14bの膜厚Tbより小さくてもよい。その他の構成は図1(b)と同じである。

【0045】

スイッチ素子10の抵抗体14は、例えば酸化亜鉛(ZnO)またはチタン酸ストロン チウム(SrTiO<sub>3</sub>)でもよい。抵抗体14は、非特許文献1のように酸化バナジウム (VOx)または非特許文献2のように酸化ニオブ(NbOx)等の金属絶縁体材料でも よい。抵抗体14は、非特許文献3から6に用いられている銅化合物、カルコゲナイド、 酸化タングステンまたはアモルファス酸化物でもよい。

【0046】

実施例1によれば、図1(a)、図1(b)および図5(b)のように、抵抗体14が ー端と他端に対応する一対の電極16の間に接続されている。図4(a)および図4(b) )のように、抵抗体14は、所定期間(第1期間)内に入力電圧Vin(他端に対し一端 に印加される電圧)のRMSが閾値Vth(第1閾値)より低いときに電極16間をオフ 状態とし、RMSがVth(第2閾値)より高いときに電極16間をオン状態とする。こ れにより、実施例2および3で説明するように新しい機能を有する電子回路を提供できる

20

10

[0047]

第1閾値と第2閾値は同じでもよいし、第2閾値は第1閾値より大きくてもよい。また 、図2のようにスイッチ素子10はヒステリシスを有してもよい。スイッチ素子10がヒ ステリシスを有することで、ノイズによるオフ状態とオン状態との切り換わりを抑制でき る。

【0048】

入力電圧 V i n の変動周期は所定期間(第1期間)より短い。これにより、図4(a) および図4(b)のように、入力電圧 V i n の R M S によりオフ状態とオン状態とを切り 換えることができる。入力電圧 V i n の周期は所定期間の1/2以下が好ましく、1/1 0以下がより好ましい。

【0049】

抵抗体14は、所定温度(例えば相転移温度)以上で金属相となり、所定温度以下で絶縁相となる。これにより、入力電圧VinのRMSが閾値Vthより低いときにオフ状態とし、RMSがVthより高いときにオン状態とすることができる。オフ状態とオン状態とが温度により切り替わる場合、抵抗体14は入力電圧VinのRMSが閾値Vthより低いか高いかによりオフ状態とオン状態を切り換える。イオン伝導体のようにオフ状態とオン状態とが温度以外の物理現象により切り替わる場合、抵抗体14は入力電圧Vinの平均値が閾値Vthより低いか高いかによりオフ状態とオン状態を切り換える。平均値としては例えばRMS、単純平均値または重み付けした平均値等がある。いずれの平均値を用いるかは、オフ状態とオン状態とが切り替わる物理現象により定まる。

【 0 0 5 0 】

図1(a)および図1(b)のように、基板12上に抵抗体14からなる薄膜15が形成されている。一対の電極16は、薄膜15に接続する。抵抗体14の<u>薄膜15は、</u>活性部14aと引き出し部14bとを有する。活性部14aの幅Wは引き出し部14bの幅より小さい、および/または、図5(c)のように、活性部14aの膜厚Taは引き出し部 14bの膜厚Tbより小さい。これにより、活性部14aが効率的に発熱する。また、基

板12により活性部14aから効率的に放熱できる。よって、放熱の時定数に対応する第 1期間を抵抗体14の平面形状および基板12の種類または厚さにより任意に設定できる 。図5(b)のような構造では、電極16と抵抗体14との界面に高電界が加わりダメー ジを受ける可能性がある。図1(a)、図1(b)および図5(c)のような構造では、 活性部14aに主に電圧が印加されるため、電極16と抵抗体14との界面付近における ダメージを抑制できる。

【実施例2】

【0051】

実施例2は、実施例1に係るスイッチ素子を交流リミッタ回路に用いる例である。図6 は、実施例2に係る交流リミッタ回路の回路図である。図6に示すように、入力端子Ti nと出力端子Toutとの間に線路22が設けられている。線路22内にインピーダンス 素子24が直列に接続されている。線路22にスイッチ素子10がシャント接続されてい る。すなわち、スイッチ素子10の一端は線路22に接続され、他端は接地されている。 入力端子Tinには入力電圧Vin(すなわち入力信号)が入力する。スイッチ素子10 がオフ状態のとき、入力信号は矢印26aのように線路22を伝搬し出力端子Toutか ら出力される。スイッチ素子10がオン状態のとき、入力信号は矢印26bのようにスイ ッチ素子10を介しグランドされる。よって、入力信号は出力端子Toutから出力され ない。

【0052】

入力電圧 V i n を三角関数波とし、入力電圧 V i n の振幅を変え、出力電圧 V o u t を 20 測定した。インピーダンス素子 2 4 を抵抗値が 1 0 7 の抵抗とし、入力電圧 V i n の周 波数を 1 M H z とした。

【0053】

図7は、実施例2に係る交流リミッタ回路の測定結果である。横軸を入力電圧Vinの RMSとし、縦軸を出力電圧VoutのRMSとした。図7に示すように、入力電圧Vi nのRMSが0Vのとき、スイッチ素子10はオフ状態である。スイッチ素子10がオフ 状態の間は、入力電圧VinのRMSが0から大きくなると、出力電圧VoutのRMS は入力電圧VinのRMSに比例して大きくなる。このとき、入力信号は線路22を通過 し出力端子Toutから出力される。入力電圧VinのRMSが閾値Vth2以上となる と、スイッチ素子10がオン状態となる。これにより、入力信号がスイッチ素子10を介 しグランドに流れる。よって、入力信号は出力端子Toutから出力されず、出力電圧V outのRMSは小さくなる。入力電圧VinのRMSを小さくすると、入力電圧Vin のRMSが閾値Vth1以下で、スイッチ素子10がオフ状態となる。よって、出力電圧 VoutのRMSは入力電圧Vinに比例して小さくなる。このとき、入力信号は線路2 2を通過し出力端子Toutから出力される。

【0054】

このように、実施例2に係る交流リミッタ回路は、入力電圧VinのRMSが閾値Vt h1より小さい(すなわち入力信号の振幅が小さい)と入力信号を出力端子Toutに出 力する。入力電圧VinのRMSが閾値Vth2より大きいと(すなわち入力信号の振幅 が大きい)と入力信号を出力端子Toutに出力しない。例えば出力端子Toutを内部 回路に接続すると、大電力の信号が内部回路に入力されることを抑制できる。

【 0 0 5 5 】

交流リミッタ回路は、バリスタまたはツェナーダイオードを用いることで実現すること ができる。しかし、バリスタおよびツェナーダイオードは、オン状態およびオフ状態を瞬 時の電圧により切り換える。このため、入力電圧Vinの波形が歪んで出力電圧Vout となる。よって、高調波が発生する。このように、線形性が劣化する。 【0056】

一方、実施例2では、実施例1のスイッチ素子10を用いることにより、入力電圧Vi nのRMSによりオン状態およびオフ状態を切り換える。このため、入力電圧Vinの波 形は歪まない。よって、出力電圧Voutの線形性を向上できる。また、酸化バナジウム

10

を用いたスイッチ素子10の遮断周波数は26.5THzである。よって、高周波数信号 のリミッタ回路として用いることができる。また、酸化バナジウムを用いたスイッチ素子 10の閾値Vthは、活性部14aを小さくすることで低くできる。例えばスイッチ素子 10の閾値Vthを0.3Vと、バリスタおよびツェナーダイオードに比べ1桁小さくで きる。

[0057]

実施例2によれば、図6のように、リミット回路は、交流信号を伝送する線路22と、 線路22にシャント接続された実施例1のスイッチ素子10を有する。これにより、出力 電圧の線形性を向上できる。また、閾値Vth2がVth1より大きい。これにより、オ ン状態とオフ状態とがノイズにより切り替わることを抑制できる。

[0058]

入力電圧Vinの周期(すなわち交流信号の周期)は、スイッチ素子10の放熱の時定 数に相当する所定期間より短い。これにより、交流リミット回路は、交流信号の振幅が大 きいとき交流信号をリミットできる。交流信号の周期は所定期間の1/2以下が好ましく 1 / 1 0 以下がより好ましい。

【実施例3】

[0059]

実施例3は、実施例1に係るスイッチ素子をニューロン回路に用いる例である。まず、 ニューロン回路が用いられるニューロンネットワークについて説明する。図8は、ニュー ロンネットワークを示す模式図である。図8に示すように、ニューロンネットワークのう ちニューロン40aおよび40bについて説明する。ニューロン40aには複数のシナプ ス42aからスパイク信号44aが入力する。ニューロン40aが発火(fire)するとス パイク信号44bが複数のシナプス42bに出力される。複数のシナプス42bの一つが ニューロン40bに入力する。このように、複数のニューロン40aおよび40bと複数 のシナプス42aおよび42bとがニューロンネットワークを形成している。 [0060]

図9は、ニューロンの動作を示すタイミングチャートである。時間に対するニューロン 40aへのシナプス42aからの入力、ニューロン40aからシナプス42bへの出力お よびニューロン40aの状態(例えば電位)を示している。図9に示すように、リーキ インテグレート (Leaky Integrate) 期間T1において、ニューロン40 a に1また複数 のシナプス42aからスパイク信号44aが入力する。スパイク信号44aが入力するた びにニューロン40aの状態が高くなる。ニューロン40aの状態は矢印45のようにあ る時定数で元の状態V0に戻る。スパイク信号44aが連続して入力すると、ニューロン 40aの状態は、高くなっていく。ニューロン40aの状態が閾値Vthに達すると、ニ ューロン40aは発火し、スパイク信号44bをシナプス42bに出力する。ニューロン 40aは元の状態V0に戻る。その後、スパイク信号44aが入力しても応答しない不応 答期間(Refractory Period)期間T2を経て再びリーキ インテグレート期間となる。 [0061]

次に、ニューロン40aとして動作するニューロン回路について説明する。図10は、 40 実施例3に係るニューロン回路の回路図である。入力端子Tinは、ノードN1に接続さ れている。ノードN1とグランド(基準電位)との間にスイッチ素子36、実施例1のス イッチ素子10および負荷抵抗31が直列に接続されている。スイッチ素子10と負荷抵 抗31との間のノードN2はインバータ回路32aおよび32bを介し出力端子Tout に接続されている。インバータ回路32aおよび32bは、PFET(Field Effect Tra nsistor) 3 3 a および N F E T 3 3 b を有する。インバータ回路 3 2 a と 3 2 b との間 のノードN3はPFET34のゲートに接続されている。FET34のソースは電圧Vd dの電源に接続され、ドレインはノードN1に接続されている。フィードバック回路35 は、インバータ回路32aとFET34とを含む。スイッチ素子36は、両端に印加され る電圧が低いときはオンし、高いときはオフする。 [0062]50

20

10

図11は、実施例3におけるニューロン回路のタイミングチャートである。入力端子T inに入力される入力電圧Vin、ノードN1の電圧、スイッチ素子10に印加される電 圧のRMS、スイッチ素子10の状態、スイッチ素子36の状態、ノードN2の電圧、ノ ードN3の電圧および出力電圧Voutの時間依存を示している。時刻t4からt7の間 隔は、説明しやすいように図示しており、実際の時間の長さを反映していない。 【0063】

(11)

図11に示すように、時刻 t0 において、入力電圧 Vin は0 であり、スパイク信号4 4 a は入力されていない。ノードN1の電圧は0V(またはローレベルに近い電圧)であ る。このため、スイッチ素子10および36の各々の両端にはほとんど電圧が印加されて いない。よって、スイッチ素子10および36はそれぞれオフ状態およびオン状態である 。また、ノードN2はローレベルとなるため、ノードN3および出力電圧 Voutはそれ ぞれハイレベルおよびローレベルとなる。ノードN3がハイレベルのためPFET34は オフとなり、ノードN1に電圧Vddは印加されない。 【0064】

時刻 t 1 において、スパイク信号44 a が入力する(図10の矢印38 a)。ノードN 1の電圧は0Vにスパイク信号44 a が重畳する。スイッチ素子10に単一のスパイク信 号44 a が加わっても所定期間内のRMSは閾値Vth3を越えない。よって、スイッチ 素子10はオフ状態である。スイッチ素子36は、スパイク信号44 a が加わってもオン 状態を維持する。スイッチ素子10がオフ状態のため、ノードN2およびN3の電圧およ び出力電圧Voutに変化はない。時刻t2およびt3にスパイク信号44 a が入力する と、スイッチ素子10のRMSは上昇する(図10の矢印38b、リーキ インテグレー ト)が、閾値Vth3を越えないため、ノードN2およびN3の電圧および出力電圧Vo utに変化はない。なお、スパイク信号44 a の高さは電圧Vddと異なっていてもよい

[0065]

時刻 t 4 において、スパイク信号 4 4 a が入力すると、スイッチ素子10の所定時間内のRMSが閾値 V t h 3を越える。同時にスイッチ素子10はオン状態となる。スイッチ素子10およびスイッチ素子36がともにオン状態のため、ノードN2の電圧は一瞬ハイレベルとなる。これにより、ノードN3の電圧が一瞬ローレベルとなる。ノードN3がローレベルのためFET34がオンする。これによりノードN1の電圧がVddとなる(矢印38c、発火)。スイッチ素子10に電圧Vddの分圧が印加されるため、スイッチ素子10はオン状態を維持する。よって、ノードN2はハイレベル、ノードN3はローレベル、出力電圧Voutはハイレベルを維持する。

[0066]

このとき、スイッチ素子36に電圧Vddの分圧が加わる。これにより、直後の時刻t5にスイッチ素子36はオフ状態となる。スイッチ素子36がオフ状態となると、ノードN2の電圧はローレベルとなる。よって、ノードN3の電圧および出力電圧Voutはそれぞれハイレベルおよびローレベルに戻る。時刻t4とt5との間隔は短ければ、出力電圧Voutはスパイク信号44bを出力する。スパイク信号44bの高さはインバータ回路32bの電源電圧により任意に設定できる。

【0067】

ノードN3がハイレベルとなるためFET34はオフする。ノードN1の電圧は0Vに 戻る。時刻t5以降スイッチ素子10のRMSは低下し、RMSが閾値Vth4以下とな る時刻t6においてスイッチ素子10はオフ状態となる(矢印38d、リセット)。時刻 t7においてスイッチ素子36はオン状態に戻る。時刻t5とt7との間はスパイク信号 44aが入力しても応答しない不応答期間となる。時刻t6とt7とは逆でもよい。スイ ッチ素子10にヒステリシスがない場合、閾値Vth3とVth4はほぼ同じとなる。ス イッチ素子10にヒステリシスがある場合、閾値Vth4はVth3より小さくなる。 【0068】

スイッチ素子36としては、印加される電圧が低いときにオン状態、印加される電圧が 50

20

30

高いときにオフ状態となればよい。スイッチ素子36は、スイッチ素子10と同様に、ス パイク信号44aの電圧変化に比べ長い所定期間内の両端間の電圧のRMSによりオン状 態とオフ状態とを切り換えてもよい。この場合、所定期間が長いと、不応答期間が長くな る。スイッチ素子36は、スパイク信号44aの電圧変化に比べ短い時間でオン状態とオ フ状態を切り換えてもよい。

(12)

【0069】

スイッチ素子36は、例えばエザキダイオードまたはガンダイオードを用いてもよい。 この場合、緩和時間はほぼ0のため、不応答期間はほとんどない。

【0070】

スイッチ素子36は、非特許文献7のように金属酸化物、非特許文献8のように有機物 <sup>10</sup> 、または非特許文献9のように半導体を用いたトラップ素子でもよい。スイッチ素子36 は、非特許文献10のようにカルコゲナイド、非特許文献11のように金属酸化物を用い たユニポーラ抵抗スイッチ素子でもよい。ユニポーラ抵抗スイッチ素子の場合、時刻t6 の後、入力電圧Vinにスパイク信号を入力することで、スイッチ素子36はオン状態に 戻る。

[0071]

実施例3によれば、図10および図11のように、入力端子Tinにスパイク信号44 aが入力する。スイッチ素子10(第1スイッチ素子)は実施例1のスイッチ素子であり 、一端がスイッチ素子36を介して入力端子Tinに接続され、他端はフィードバック回 路35を介して出力端子Toutに接続されている。スイッチ素子10は、単一のスパイ ク信号44aが入力してもオフ状態を維持し、所定期間(第2期間)内に複数の前記スパ イク信号44aが入力するとオン状態となる。出力端子Toutは、スイッチ素子10が オン状態となるとハイレベルを出力する。このように、実施例1のスイッチ素子10をニ ューロン回路のリーキ インテグレートおよび発火を行う素子として用いることができる 。スイッチ素子10は、電圧が印加されないとオフ状態となるため、発火後のリセットも 自動的に行われる。

【0072】

フィードバック回路35は、スイッチ素子10の他端に接続されており、スイッチ素子 10がオン状態となると入力端子Tin(ノードN1)をハイレベルとする。スイッチ素 子36は、入力端子Tinとフィードバック回路35の入力との間にスイッチ素子10と 直列に接続されている。スイッチ素子36は、入力端子Tinに1または複数のスパイク 信号44aが入力してもオン状態を維持し、入力端子Tinがハイレベルとなるとオフ状 態となる。出力端子Toutは、スイッチ素子10および36がいずれもオン状態のとき ハイレベルを出力し、スイッチ素子10および36の少なくとも一方がオフ状態のときロ ーレベルを出力する。時刻t4においてノードN1がハイレベルとなることで、発火をよ り確実に行うことができる。スイッチ素子36により、オン状態となったスイッチ素子1 0をオフ状態とすることができる。

[0073]

実施例2および3のように、実施例1のスイッチ素子10を様々な電子回路に用いることができる。

【実施例4】

[0074]

実施例4は、スイッチ回路の例である。図12は、実施例4に係るスイッチ回路の回路 図である。図12に示すように、入力端子Tinとグランド(基準電位端子)との間にス イッチ素子10と負荷抵抗31が直列に接続されている。スイッチ素子10と負荷抵抗3 1との間のノードN2に出力端子Toutが接続されている。スイッチ素子10は、実施 例1に係るスイッチ素子である。その他の構成は実施例3と同じであり、説明を省略する

【0075】

スイッチ素子10の内部状態量S10を一般化すると数式1で表される。

20

【数1】

$$S(T_0) = \int_0^{T_0} f(V_{10}(T_0 - T)) e^{-T/\tau_{dec}} dT$$

ここで、S(T<sub>0</sub>)は時刻T<sub>0</sub>における内部状態量S10、V<sub>10</sub>はスイッチ素子10 の両端の電圧、f(V<sub>10</sub>)はV<sub>10</sub>が内部状態量S10に与える影響、 <sub>dec</sub>は内部 状態量S10の緩和時間(平衡値との差が1/eとなる時間)を示す。 【0076】

(13)

内部状態量S10は例えば所定期間内の電圧V<sub>10</sub>の平均値に対応する。スイッチ素子 10の抵抗体14は、内部状態量S10が閾値S<sub>th</sub>より大きくなるとオン状態(すなわ ち低抵抗状態)となり、内部状態量S10が閾値S<sub>th</sub>´より小さくなるとオフ状態(す なわち高抵抗状態)となる。低抵抗状態および高抵抗状態の抵抗値はそれぞれRLおよび RHであり、RH > RLである。

【0077】

スイッチ素子10のオンオフの機構が抵抗体14の温度相転移の場合、内部状態量S1 0は抵抗体14の局所温度に相当する。電圧V<sub>10</sub>が内部状態量S10に与える影響f( V<sub>10</sub>)はジュール熱に相当する。影響f(V<sub>10</sub>)は、Aを比例定数とすると、f(V 10)=A×V<sub>10</sub><sup>2</sup>となる。例えば、C<sub>H</sub>を抵抗体14とその周辺部の比熱、R14を 抵抗体14の抵抗値とすると、A=1/(C<sub>H</sub>×R14)である。なお、抵抗値R14は 、抵抗体14がオン状態のときはオン状態の抵抗値であり、抵抗体14がオフ状態のとき はオフ状態の抵抗値である。加えて、e×p(-T/<sub>dec</sub>)を、時間Tが0から<sub>d</sub> ecまで1、時間Tが<sub>dec</sub>以降を0のような関数で近似すれば、S(T<sub>0</sub>)は、期間 dec におけるV<sub>10</sub>のRMSとなる。

【0078】

スイッチ素子10のオンオフの機構が電気化学的なフィラメントの形成による場合、内部状態量S10はイオン濃度に相当する。電圧V<sub>10</sub>が内部状態量S10に与える影響f(V<sub>10</sub>)はイオン生成量に相当する。例えば、i0を着目するイオン生成反応の交換電流密度、V<sub>eg</sub>を平衡電位、eを素電荷、kをボルツマン定数およびTを絶対温度とすると、f(V<sub>10</sub>)=i0×e×p[e(V<sub>10</sub>-V<sub>eg</sub>)/2kT]となる。 【0079】

スイッチ素子10のオンオフの機構が絶縁破壊による場合、内部状態量S10は欠陥濃 度に相当する。電圧V<sub>10</sub>が内部状態量S10に与える影響f(V<sub>10</sub>)は電流に相当す る。例えば、A0をリチャードソン定数およびVthをスイッチ素子10内部の障壁高さ とすると、f(V<sub>10</sub>) = A0×T<sup>2</sup>×e×p[e(V<sub>10</sub>-V<sub>th</sub>)/kT]となる。 【0080】

図13は、実施例4におけるスイッチ素子10のタイミングチャートである。入力信号の入力電圧Vin、スイッチ素子10の内部状態量S10、およびスイッチ素子10の両端間の抵抗値R10の時間依存を示している。入力端子Tinにステップ状の電圧V<sub>0</sub>が印加される場合を想定している。

【0081】

図13に示すように、入力電圧Vinは0V、内部状態量S10は0、および抵抗値R 10は高抵抗RH(すなわちオフ状態)である。時刻t10において入力電圧VinがV 0となる。時刻t10から内部状態量S10が上昇し、時刻t11において内部状態量S 10が閾値S<sub>th</sub>以上となると抵抗値R10が低抵抗(すなわちオン状態)となる。時刻 t10からt11の期間はオンするための期間 <sub>on</sub>(V<sub>0</sub>)である。

【 0 0 8 2 】

時刻 t 1 2 において入力電圧 V i n が 0 V となると、内部状態量 S 1 0 が低下し始める 。時刻 t 1 3 において内部状態量 S 1 0 が閾値 S <sub>t h</sub> ´以下となると抵抗値 R 1 0 は高抵 抗となる。時刻 t 1 2 から t 1 3 の期間はオフするための期間 <sub>off</sub> (V<sub>0</sub>)である。 【 0 0 8 3 】 10

20

期間 <sub>on</sub>(V<sub>0</sub>)および <sub>off</sub>(V<sub>0</sub>)を、内部状態量 S 1 0 を S<sub>m</sub>(V<sub>0</sub>)、緩 和時間 <sub>dec</sub>を用い表すと、それぞれ数式 2 および 3 となる。 【数 2 】

$$\tau_{on}(V_{0}) = \tau_{dec} \log \left( \frac{S_{m}(V_{0})}{S_{m}(V_{0}) - S_{th}} \right)$$

【数3】

$$\tau_{off} (V_0) = \tau_{dec} \log \left( \frac{S_m (V_0)}{S_{th}} \right)$$

[0084]

図14は、実施例4におけるスイッチ回路のタイミングチャートである。入力信号の入 力電圧Vin、スイッチ素子10の内部状態量S10、スイッチ素子10の抵抗値R10 および出力信号の出力電圧Voutを示している。入力端子Tinに時系列に複数のスパ イク信号44aが入力する。

【0085】

図14に示すように、入力電圧Vinが0でありスイッチ素子10が高抵抗RHでは、 ノードN1の電圧は0Vであり、出力電圧Voutはローレベル(0V)である。時刻t 20 20、t22およびt24にスパイク信号44aが入力し、時刻t21,t23およびt 26にスパイク信号が入力し終える。スパイク信号44aの幅はWである。スパイク信号 44aの最小の間隔はLである。

【0086】

時刻 t 2 0、 t 2 2 および t 2 4 において内部状態量 S 1 0 が上昇を始め、時刻 t 2 1 、 t 2 3 および t 2 6 において内部状態量 S 1 0 が低下し始める。内部状態量 S 1 0 の低 下の速度は上昇の速度より遅い。時刻 t 2 2 および t 2 4 において内部状態量 S 1 0 が 0 となる前にスパイク信号 4 4 a が入力すると、内部状態量 S 1 0 は蓄積される。時刻 t 2 5 において、内部状態量 S 1 0 が閾値 S t h 以上となると、抵抗値 R 1 0 が低抵抗 R L と なる。ノード N 2 の電圧はほぼ V 0 となる。よって、出力電圧 V o u t はハイレベルとな る。時刻 t 2 6 において入力電圧 V i n が 0 V となると出力電圧 V o u t は 0 V となる。 【 0 0 8 7】

30

10

スイッチ素子10の抵抗変化により出力端子Toutのハイレベルおよびローレベルが スイッチするため、負荷抵抗31の抵抗値をR31とすると、RH>R31>RLである ことが好ましい。

【 0 0 8 8 】

単一のスパイク信号44aによりスイッチ素子10がオン状態とならないように、スパ イク信号44aの幅Wは <sub>。n</sub>(V<sub>0</sub>)より短いことが好ましい。

【0089】

次のスパイク信号44aが入力されたときに内部状態量S10が戻らずに、内部状態量 40 S10が積算されるように、スパイク信号44aの間隔Lは緩和時間 <sub>dec</sub>より短いこ とが好ましい。

[0090]

実施例4によれば、スイッチ素子10の一端が入力端子Tinに接続され、他端が出力 端子Toutに接続されている。スイッチ素子10の抵抗体14は、数式1で表される内 部状態量S10が閾値S<sub>th</sub>´(第1閾値)より低いときに高抵抗状態となり、内部状態 量S10が閾値S<sub>th</sub>(第2閾値)より高いときに高抵抗状態より抵抗値の低い低抵抗状 態となる。

【0091】

これにより、入力電圧Vinが累積された内部状態量S10に基づき出力信号を切り替 50

えるスイッチ回路を実現できる。入力電圧 Vinは、図4(a)および図4(b)のよう にスパイク信号44aでなくてもよい。内部状態量 S10が蓄積されるように、入力電圧 Vinの変動周期は内部状態量 S10の緩和時間 <sub>dec</sub>より短いことが好ましい。 【0092】

図14のように、入力端子Tinに入力電圧Vinとして時系列に複数のスパイク信号 44 aが入力する場合、複数のスパイク信号44 aの間隔Lは緩和時間 <sub>dec</sub>より短い ことが好ましい。これにより、内部状態量がスパイク信号44 aを蓄積できる。

【実施例5】

【0093】

実施例5は、実施例4のスイッチ回路をニューロン回路に用いる例である。図15は、 <sup>10</sup> 実施例5に係るニューロン回路の回路図である。図15に示すように、スイッチ素子10 とスイッチ素子36の接続が実施例3の図10と逆である以外は図10と同じであり説明 を省略する。

【0094】

図16は、実施例5におけるニューロン回路のタイミングチャートである。入力電圧V in、スイッチ素子10の内部状態量S10、両端の電圧V10および抵抗値R10、ス イッチ素子36の両端間の電圧V36および抵抗値R36、並びに出力電圧Voutの時 間依存を示している。

【0095】

図16に示すように、時刻t30において、スイッチ素子10の抵抗値R10は高抵抗 20 RHであり、スイッチ素子36の抵抗値は低抵抗rLである。入力電圧Vinとして複数 のスパイク信号44aが入力する。スパイク信号44aの幅はWinであり、スパイク信 号44aの間隔はLである。

【0096】

時刻 t 3 0 から t 3 1 の間では、スイッチ素子 1 0 が高抵抗 R H かつスイッチ素子 3 6 が低抵抗 r L である。このため、入力電圧 V i n は、主にスイッチ素子 1 0 に加わり、ス イッチ素子 3 6 にはほとんど加わらない。スイッチ素子 1 0 の内部状態量 S 1 0 はスパイ ク信号 4 4 a が入力する度に増加する。

【0097】

時刻 t 3 1 において、内部状態量 S 1 0 が閾値 S a t h より大きくなると、スイッチ素 30 子 1 0 の抵抗値は低抵抗 R L となる。スイッチ素子 1 0 および 3 6 とも低抵抗のため、ノ ード N 2 がハイレベルとなり、ノード N 3 がローレベルとなる。 F E T 3 4 がオンし、ノ ード N 1 がハイレベルとなる。 R L と r L が同程度とすると、ハイレベルはスイッチ素子 1 0 と 3 6 とで分圧される。よって、スイッチ素子 3 6 の電圧 V 3 6 が大きくなる。時刻 t 3 2 a において入力信号 V i n が 0 V となってもスイッチ素子 3 6 は低抵抗 r L である 。時刻 t 3 2 b においてスイッチ素子 3 6 は高抵抗 r H となる。ノード N 2 はローレベル となる。時刻 t 3 1 と t 3 2 b の間に、出力電圧 V o u t として幅がW o u t のスパイク 信号 4 4 b が出力される。

[0098]

時刻 t 3 2 b において、スイッチ素子10が低抵抗 R L かつスイッチ素子36が高抵抗 40 r H となる。このため、入力電圧 V i n の電圧は主にスイッチ素子36に加わり、スイッ チ素子10にはほとんど加わらない。よって、スパイク信号44 a が入力してもスイッチ 素子10の内部状態量 S 10は低下し続ける。

【0099】

時刻 t 3 3 において、スイッチ素子10の内部状態量 S 1 0 が閾値 S a t h ´より小さ くなると、スイッチ素子10の抵抗値は高抵抗 R H となる。時刻 t 3 4 においてスイッチ 素子36の抵抗値は低抵抗 r L となる。時刻 t 3 4 以降は時刻 t 3 0 以降と同様である。 【0100】

時刻 t 3 1 と t 3 3 との間の期間 T R L においてスイッチ素子 1 0 が低抵抗状態となる。期間 T R L にスイッチ素子 1 0 にスパイク信号 4 4 a の電圧 V <sub>0</sub> が加わらないとすると

(15)

、期間TRLは、 <sub>dec</sub>×log(S<sub>ath</sub>/S<sub>ath</sub>´)である。 【0101】

時刻 t 3 2 b と t 3 4 との間の期間 T r H においてスイッチ素子 3 6 が高抵抗状態とな る。スイッチ素子 3 6 は、スイッチ素子 1 0 と同様に内部状態量 S 3 6 を取りうる。スイ ッチ素子 3 6 の内部状態量 S 3 6 の緩和時間は t d e c である。スイッチ素子 3 6 の内部 状態量 S 3 6 が S b t h より大きくなるとスイッチ素子 3 6 は高抵抗 r H となり、スイッ チ素子 3 6 の内部状態量が S b t h ´ より小さくなるとスイッチ素子 3 6 は低抵抗 r L と なる。スイッチ素子 3 6 は、最後にスパイク信号 4 4 a の電圧 V o が加わってから t d e c × 1 o g ( S b t h / S b t h ´ )後に低抵抗 r L となる。

[0102]

10

スイッチ素子10および36の抵抗変化により出力端子Toutのハイレベルおよびローレベルがスイッチするため、負荷抵抗31の抵抗値をR31とすると、RH、rH>R 31>RL、rLであることが好ましい。

【0103】

実施例 4 と同様に、スパイク信号 4 4 a の幅 W i n は <sub>on</sub> ( V<sub>0</sub> )より短いことが好ましい。また、スパイク信号 4 4 a の間隔 L は緩和時間 <sub>dec</sub>より短いことが好ましい

[0104]

入力電圧 V i n のスパイク信号 4 4 a の幅 W i n と出力電圧 V o u t のスパイク信号 4 4 b の幅 W o u t をほぼ同じとするため、W o u t は実質的に t <sub>o n</sub> (V<sub>0</sub>)であること <sup>20</sup> が好ましい。 t <sub>o n</sub> (V<sub>0</sub>)は、スイッチ素子 3 6 に電圧 V<sub>0</sub>の電圧が加わったときにス イッチ素子 3 6 が高抵抗となるまでの時間である。

【0105】

スイッチ素子10が高抵抗RHとなる前にスイッチ素子36が低抵抗rLとなると、ス イッチ素子10の内部状態量S10がスパイク信号44aに反応してしまう。よって、ス イッチ素子36が低抵抗rLとなる前にスイッチ素子10が高抵抗RHとなることが好ま しい。このため、スイッチ素子36が高抵抗状態である期間TrHはスイッチ素子10が 低抵抗状態である期間TRLより長いことが好ましい。

[0106]

期間TrHの間に一度もスパイク信号44aが入力しなくとも、期間TrHが期間TR 30 Lより長くなるためには、 <sub>dec</sub>×log(S<sub>ath</sub>/S<sub>ath</sub>´)<t<sub>dec</sub>×lo g(S<sub>bth</sub>/S<sub>bth</sub>´)であることが好ましい。

期間 T R L の間に複数のスパイク信号 4 4 a が入力する場合、スイッチ素子 3 6 が期間 T R L にリセットされないように、スパイク信号 4 4 a の間隔 L < t <sub>d e c</sub> × l o g ( S <sub>b t h</sub> ´ )が好ましい。

【0108】

実施例3および実施例5によれば、スイッチ素子10(第1スイッチ素子)は、一端が 入力端子Tinに接続され、他端がノードN2(中間ノード)に接続されている。スイッ チ素子10は、単一のスパイク信号44aが入力しても高抵抗状態を維持し、第1期間内 <sup>40</sup> に複数のスパイク信号44aが入力すると低抵抗状態となる。

【0109】

フィードバック回路35は、ノードN2に接続され、スイッチ素子10が低抵抗状態と なると入力端子Tinをハイレベル(所定レベル)とする。スイッチ素子36(第2スイ ッチ素子)は初期状態として低抵抗状態にあり、スイッチ素子10が低抵抗状態のときに 、入力端子Tinが所定レベル(ハイレベル)となると、スパイク信号44bの幅Wou tに相当する時間後に高抵抗状態となる。

[0110]

これにより、スイッチ素子36により、低抵抗状態となったスイッチ素子10を高抵抗 状態とすることができる。

[0111]

負荷抵抗31がノードN2と基準電位端子との間に接続されていることが好ましい。これにより、中間ノードN2をハイレベルまたはローレベルとすることができる。 【0112】

フィードバック回路35は、時刻t33において入力端子Tinをハイレベル以外の所 定レベルとしてもよいが、ハイレベルとすることが好ましい。これにより、発火を確実に 行うことができる。

[0113]

実施例1と同様に、スイッチ素子10の抵抗体14は、他端に対し一端に印加される電 圧を平均化した内部状態量S10が閾値S<sub>ath</sub>、より低いときに高抵抗状態となり、内 部状態量S10が閾値S<sub>ath</sub>より高いときに低抵抗状態となることが好ましい。また、 実施例4と同様に、スイッチ素子10の内部状態量S10は数式1で表されることが好ま しい。これにより、スイッチ素子10は、単一のスパイク信号44aが入力しても高抵抗 状態を維持し、第1期間内に複数のスパイク信号44aが入力すると低抵抗状態となる。 【0114】

スイッチ素子10の抵抗体14が所定温度以上で金属相となり、前記所定温度以下で絶 縁相となる場合、内部状態量S10は、所定期間(第2期間)内に他端に対し一端に印加 される電圧のRMSである。または、数式1では、Aを定数としたときf(V<sub>in</sub>)=A ×V<sub>in</sub><sup>2</sup>である。

【実施例6】

**[**0 1 1 5 **]** 

図17は、実施例6に係るニューロン回路の回路図である。図17に示すように、ノードN1とN2との間にスイッチ素子10および36と直列にスイッチ素子50が接続されている。スイッチ素子50はスイッチ素子10と同様のスイッチ素子であるが、内部状態量の緩和時間、内部状態量の閾値、低抵抗値および高抵抗値がスイッチ素子10と異なる。その他の構成は実施例5と同じであり説明を省略する。

[0116]

図18は、実施例6におけるニューロン回路のタイミングチャートである。入力電圧V in、スイッチ素子50の両端間の電圧V50および抵抗値R50、スイッチ素子10の 両端の電圧V10、抵抗値R10および内部状態量S10、スイッチ素子36の両端間の 電圧V36および抵抗値R36、並びに出力電圧Voutの時間依存を示している。 【0117】

30

40

10

20

図18に示すように、時刻t40において、スイッチ素子50の抵抗値R50は高抵抗 RH ´であり、スイッチ素子10の抵抗値R10は高抵抗RHであり、スイッチ素子36 の抵抗値は低抵抗rLである。入力電圧Vinとして複数のスパイク信号44aが入力す る。

[0118]

スイッチ素子10と50には、スパイク信号44aの電圧V<sub>0</sub>がRHとRH´で分圧されて電圧が加わる。RH´>RHとすると、スパイク信号44aの電圧は主にスイッチ素子50に加わり、スイッチ素子10にはほとんど加わらない。このため、スイッチ素子50の内部状態量は増加するがスイッチ素子10の内部状態量S10はほとんど増加しない

【0119】

時刻 t 4 1 においてスイッチ素子 5 0 の内部状態量が閾値より大きくなると、スイッチ 素子 5 0 の抵抗値は低抵抗 R L ´となる。スイッチ素子 1 0 と 5 0 には、スパイク信号 4 4 a の電圧 V <sub>0</sub> が R H と R L ´で分圧されて電圧が加わる。 R L ´ < R H とすると、スパ イク信号 4 4 a の電圧は主にスイッチ素子 1 0 に加わり、スイッチ素子 5 0 にはほとんど 加わらない。このため、スイッチ素子 1 0 の内部状態量 S 1 0 は増加するがスイッチ素子 5 0 の内部状態量はほとんど増加しない。

[0120]

時刻 t 3 1 において、スイッチ素子 1 0 の内部状態量 S 1 0 が閾値 S a t h より大きくなると、スイッチ素子 1 0 が低抵抗 R L となる。スイッチ素子 5 0 は、時刻 t 3 1 以降も低抵抗 R L ´ に留まることが好ましい。以降の動作は、実施例 5 と同じであり説明を省略する。

【0121】

スイッチ素子10、36および50の抵抗変化により出力端子Toutのハイレベルおよびローレベルがスイッチするため、負荷抵抗31の抵抗値をR31とすると、RH、r H、RH ´>R31>RL、rL、RL ´であることが好ましい。

【 0 1 2 2 】

実施例4と同様に、スパイク信号44aの幅Winは <sub>on</sub>(RH/(RH+RH´)<sup>10</sup> V<sub>0</sub>)および <sub>on</sub>´(RH´/(RH+RH´)V<sub>0</sub>)より短いことが好ましい。 <sub>o</sub> n(RH/(RH+RH´)V<sub>0</sub>)は、スイッチ素子10にスパイク信号44aの電圧V 0の分圧RH/(RH+RH´)V<sub>0</sub>が加わったときスイッチ素子10が低抵抗RLとな るまでの期間である。 <sub>on</sub>´(RH´/(RH+RH´)V<sub>0</sub>)は、スイッチ素子50 にスパイク信号44aの電圧V0の分圧RH´/(RH+RH´)V<sub>0</sub>が加わったときス イッチ素子50が低抵抗RL´となるまでの期間である。

【0123】

スパイク信号44aの間隔Lは緩和時間 <sub>dec</sub>および <sub>dec</sub>´より短いことが好ま しい。 <sub>dec</sub>´はスイッチ素子50の内部状態量の緩和時間である。

【0124】

図19(a)および図19(b)は、それぞれ実施例5および6のニューロン回路の入 力周波数に対する出力周波数を示す図である。入力周波数finはスパイク信号44aが 入力する周波数である。出力周波数foutは出力信号のスパイク信号44bが出力され る周波数である。

【0125】

図19(a)に示すように、実施例5ではfinが低い(すなわちスパイク信号44aの間隔Lが長い)と、スパイク信号44bは出力されない。finがスイッチ素子10の 1/ <sub>off</sub>程度となると、スパイク信号44bが出力され始める。finが大きくなる とfoutが大きくなる。すなわち、スパイク信号44aの間隔Lが短くなると、スパイ ク信号44bの間隔が短くなる。

【0126】

図19(b)に示すように、実施例6ではfinがスイッチ素子10の1/<sub>off</sub>程 度となってもスパイク信号44bは出力されない。finがスイッチ素子50の1/<sub>o</sub> <sub>ff</sub> ´程度となると、スパイク信号44bが出力される。foutは1/<sub>off</sub> ´で不 連続に立ち上がる。

【0127】

図19(a)の実施例5のように、foutが連続的に立ち上がるニューロン回路をタ イプ1、図19(b)の実施例6のように、foutが不連続に立ち上がるニューロン回 路をタイプ2という。神経回路には、タイプ1とタイプ2のニューロン回路が用いられる

【0128】

実施例6によれば、スイッチ素子50は、入力端子TinとノードN2との間にスイッ チ素子10および36と直列に接続されている。スイッチ素子10、36および50の接 続順は任意である。スイッチ素子50は、単一のスパイク信号44aが入力しても高抵抗 状態を維持し、第3期間内に複数のスパイク信号44aが入力すると低抵抗状態となる。 これにより、タイプ2のニューロン回路を実現できる。

【0129】

スイッチ素子50の高抵抗状態の抵抗値RH ´はスイッチ素子10の高抵抗状態の抵抗 値RHより高く、スイッチ素子50の低抵抗状態の抵抗値RL ´はスイッチ素子10の高 抵抗状態の抵抗値RHより低いことが好ましい。これにより、図18のように、タイプ2 20

30

のニューロン回路を実現できる。

[0130]

スイッチ素子36の代わりに、スイッチ素子10に並列にキャパシタが接続されていて もよい。

[0131]

スイッチ素子10および50は、実施例1で説明したように、抵抗体14として、酸化 バナジウム以外に、酸化亜鉛またはチタン酸ストロンチウムを用いることができる。抵抗 体14は、非特許文献1のような酸化バナジウムまたは非特許文献2のような酸化ニオブ 等の金属絶縁体材料でもよい。抵抗体14は、非特許文献3から6に用いられている銅化 合物、カルコゲナイド、酸化タングステンまたはアモルファス酸化物でもよい。 [0132]

例えば、抵抗体14として酸化バナジウムVO。を用いる場合の抵抗体14の好ましい 寸法について説明する。抵抗体14をa×b×cの立方体とする。VO 。 が相転移特性を 維持するため、a、bおよびcは3nm以上が好ましい。小型化のためには、a、b、c のうち膜厚は1µm以下、他は1mm以下が好ましい。

VO。の抵抗率が10 ・cmとして、ニューロン回路に求められるスイッチ素子10 の抵抗値が10 から1G とすると、電極間距離a、他の2辺をbおよびc(各cm) とすると、10<a/(b×c)<10 $^{9}$ が好ましい。

[0134]

実施例3で説明したように、スイッチ素子36は、例えばエザキダイオードまたはガン ダイオードを用いてもよい。スイッチ素子36は、非特許文献7のように金属酸化物、非 特許文献8のように有機物、または非特許文献9のように半導体を用いたトラップ素子で もよい。スイッチ素子36は、非特許文献10のようにカルコゲナイド、非特許文献11 のように金属酸化物を用いたユニポーラ抵抗スイッチ素子でもよい。なお、スイッチ素子 36として非特許文献7から11のようなスイッチ素子を用いる場合には、初期状態を低 抵抗状態(オン状態)としておくことが好ましい。

【実施例7】

[0135]

実施例7は、実施例2の交流リミッタ回路をより一般的にしたスイッチ回路の例である 。図6のように、スイッチ素子10の一端は、入力端子Tinと出力端子Toutとの間 の線路22に接続され、他端は基準電位端子に接続されている。スイッチ素子10の抵抗 体14は、内部状態量S10が閾値S<sub>th</sub>´より低いときに高抵抗状態となり、内部状態 量 S 1 0 が閾値 S <sub>t h</sub>より高いときに低抵抗状態となる。内部状態量 S 1 0 は数式 1 で表 される。このとき、入力信号の変動周期は緩和時間 。。。より短い。これにより、入力 信号の振幅が大きいときにリミットするスイッチ回路として機能する。

実施例4から7では、スイッチ回路およびニューロン回路をキャパシタを用いず実現で きる。よって、チップ面積を小さくできる。

[0137]

[実験1]

実施例6のニューロン回路の動作を実証するため、ニューロン回路を作製した。スイッ チ素子36を準備できなかったため、スイッチ素子36の代わりに、発火をリセットする リセット負帰還回路と、不応答期間を設けるリフラクトリ負帰還回路を設けた。

[0138]

図20は、実験1で作製したニューロン回路の回路図である。図20に示すように、入 力端子Tinにダイオード51を介し50の抵抗52およびパルスジェネレータ53が 接続されている。スイッチ素子10は抵抗体14として酸化バナジウムを用いた。リセッ ト負帰還回路55はスイッチ素子36のうちリセット機能に対応する回路である。リフラ クトリ負帰還回路60はスイッチ素子36のうちリフラクトリ機能に対応する回路である 10

20

【0139】

リセット負帰還回路55として、ノードN1とN2との間にスイッチ素子10と直列に NFET56が接続されている。ノードN3は1kの抵抗57および4.2nFのキャ パシタ58を介し接地されている。抵抗57とキャパシタ58との間のノードN4はNF ET56のゲートに接続されている。

【0140】

リフラクトリ負帰還回路60として、入力端子Tinとグランドとの間にNFET61 が接続されている。電源とグランドとの間にPFET62、1.4kの抵抗63および NFET64が接続されている。ノードN3はPFET62のゲートとNFET64のゲ ートに接続されている。PFET62と抵抗63との間のノードN5とグランドとの間に 220nFのキャパシタ66が接続されている。ノードN5はNFET61のゲートに接続されている。

【0141】

図21は、実験1におけるチャネルch1からch4の時間に対する電圧を示す図である。 <u>チャネル</u>ch1からch4は、それぞれノードN1、出力端子Tout、ノードN4 およびN5に対応する。チャネルch1は、スイッチ素子10の両端に印加される電圧に 相当する。チャネルch2は出力信号に相当する。チャネルch3はリセット負帰還に相 当する。チャネルch4はリフラクトリ負帰還に相当する。図21では、チャネルch1 からch4の波形が互いに重ならないように、ch2、ch3およびch4の波形をチャ ネルch1の波形から電圧をオフセットして図示している。

【0142】

電源電圧 V d d を 1 0 V とし、パルスジェネレータ 5 3 から周波数が 4 0 k H z のスパ イク信号を出力した。時刻 t 5 0 において発火し、時刻 t 5 1 においてリセットされてい る。時刻 t 5 2 までが不応答期間となる。

【0143】

図22は、実験1において入力信号の周波数を変えたときの時間に対する電圧を示す図 である。図22に示すように、入力信号のスパイク信号の周波数が20kHzではch2 にスパイク信号が出力されていない。周波数が40kHzおよび60kHzでは、ch2 にスパイク信号が出力されている。周波数が60kHzのch2のスパイク信号の周期は 周波数が40kHzのときより大きい。このように、酸化バナジウムを用いたスイッチ素 子10により、低い周波数(すなわち低頻度)の入力信号には無反応なニューロン回路を 実現できる。

【実施例8】

**[**0144**]** 

実施例8は、実施例3、5および6が用いられるシステムの例である。図23は、実施 例8に係るシステムの概観図である。図23に示すように、システム70に複数のスパイ ク信号71が並列に入力する。スパイク信号71は、例えば視覚、聴覚および触覚等の情 報である。システム70から複数のスパイク信号72が並列に出力する。スパイク信号7 2は、例えばアクチエータの駆動および各種制御パラメータの調整に用いられる。 【0145】

システム70内では、ニューロン回路とシナプス回路とがネットワークを組んでいる。 システム70は、ネットワーク内でスパイク信号をやり取りすることで動作する。ネット ワーク内には、アトラクタ73が多数形成されている。システム70に外部からスパイク 信号71が入力しなくても、複数のニューロン回路互いに励起し合うことで発火活動を維 持している「動的な定常状態」のことをアトラクタ73という。「動的な」とは、定常状 態にあるニューロン回路が静止しているのではなく、発火によって周期的、準周期的また はカオス的に運動していることを意味している。スパイク信号71が入力されることで、 アトラクタ73の発生および/または切り替えが生じる。スパイク信号72はアトラクタ 73により生成される。 10



[0146]

図24は、実施例8に係るシステムの動作を示すブロック図である。図24に示すよう に、システム70にスパイク信号の入力パターン74が入力する。ネットワーク内で、入 カパターン74と共通の時空間パターンを有するスパイク信号のアトラクタが形成される 。入力パターン74によって引き起こされるスパイク信号のやりとりの中で、たまたまル ープ状のフィードバックを形成したものがアトラクタとして動的に安定化する。頻繁に入 力される時空間パターンに対応するアトラクタは、シナプス回路の伝導度を更新してさら に安定化する。これが学習である。安定化したアトラクタは、ノイズまたは類似の入力パ ターン74により容易に誘起されるようになる。

[0147]

アトラクタにより生成された出力パターン75は経路76のように、再度入力パターン 74としてフィードバックされる。また、出力パターン75は経路77のようにアクチュ エータを介して外部環境78に働きかける。外部環境78から経路79のように入力パタ -ン74が取得される。

[0148]

図25(a)から図25(c)は、実施例8におけるシナプス回路を説明する図である 。図25(a)は、シナプス回路の接続を示す図である。図25(a)に示すように、ニ ューロン回路80aと80bとの間にシナプス回路81が接続されている。 [0149]

20 図25(b)は、ニューロン回路80aからのスパイク信号44c、ニューロン回路8 0 b からのスパイク信号44 d、およびシナプス回路81の電気伝導度のタイミングチャ ートである。図25(b)に示すように、シナプス回路81を介したニューロン回路80 aからニューロン回路80bのスパイク信号の伝達の期間は tである。シナプス回路8 1の電気伝導度は、スパイク信号の伝達により決定される。ニューロン回路80aが発火 しシナプス回路81にスパイク信号44cが入力すると、シナプス回路81の電気伝導度 は一時的に上昇する。その後、シナプス回路81の電気伝導度はある時定数で緩和する。 シナプス回路81の電気伝導度の緩和途中にニューロン回路80bが発火すると、発火の タイミングにより、緩和後の電気伝導度が wが変化する。この現象はスパイクタイミン グ依存シナプス可塑性(STDP:Spike-Timing-Dependent Plasticity)と呼ばれてい る。STDPは、学習機能の根底にある機能である。

[0150]

図25(こ)は、シナプス回路81におけるSTDPの更新ルールを示す図である。図 2.5.(c.)に示すように、期間 tが0付近では wの絶対値が大きく、期間 tが0か ら離れると wの絶対値が小さくなる。シナプス回路81は、このようなSTDP機能を 有していることが好ましい。シナプス回路としては、例えばIEEE Transaction on Neural Networks Vol. 17, pp 211-221 (2006)、IEDM14-665 28.5.1-28.5.4 (2014)およびNatur e Materials Vol. 16, pp 101-110 (2017)に記載されているものを用いることができる。 [0151]

図26は、実施例8におけるネットワークの接続構造を示す図である。図26では、複 数のニューロン回路80のうち1つのニューロン回路80aに注目し、ニューロン回路8 0 a に 3 次元空間において接続されるニューロン回路 8 0 を概念的に表した。図 2 6 に示 すように、ニューロン回路80aに接続線85を介し複数のニューロン回路80が接続さ れている。接続線85には、シナプス回路81および単純配線が含まれる。1つのニュー ロン回路80aは、例えば100から10000程度のニューロン回路80と接続される 。ニューロン回路80aは近くのニューロン回路80から遠くのニューロン回路80まで 万遍なく接続されている。スパイク信号の伝達には接続距離に比例した遅延時間が発生す る。ニューロン回路80の空間的な配置から空間的パターンが抽出でき、スパイク信号の 遅延時間から時間的パターンを抽出できる。これにより、入力パターンの時空間パターン に対応したアトラクタが形成される。

【0152】

30

50

図27は、実施例8におけるクロスバーアレイ回路を示す図である。図27に示すよう に、クロスパーアレイ回路86では、X方向に複数の配線84aが延伸し、Y方向に複数 の配線84bが延伸している。配線84aおよび84bの端部には、ニューロン回路80 および遅延素子82が設けられている。配線84aと配線84bとはZ方向に離間してい る。配線84aと配線84bの交点では、Z方向にシナプス回路81または単純配線83 が延伸し、配線84aと84bとを接続している。ニューロン回路80が接続された配線 84bにはシナプス回路81が接続されている。遅延素子82が接続された配線84bに は単純配線83が接続されている。遅延素子82と単純配線83は、遠方のニューロン回 路80を接続するためのものである。遅延素子82はニューロン回路80に対し例えば約 9倍の割合で配置する。正のスパイク信号を出力するニューロン回路80に加え負のスパ イク信号を出力するニューロン回路80を配置する。負のスパイク信号を出力するニュー ロン回路80の割合は全体のニューロン回路の例えば約20%である。

図28は、実施例8における2次元のネットワークアークテクチャを示す図である。図28に示すように、2次元のクロスバーアレイ回路86が設けられている。X方向および Y方向に配線84aおよび84bが延伸している。シナプス回路81および単純配線83 の図示を省略している。配線84aおよび84bを介し2次元のアトラクタ73aが形成 される。アトラクタ73aは図23のアトラクタ73のうち単純なアトラクタを示す。ア トラクタ73aでは、ループ状に接続されたニューロン回路80が順番に後ろのニューロ ン回路80を発火させている状態である。

【0154】

図29は、実施例8における3次元のネットワークアークテクチャを示す図である。図 29に示すように、2次元のクロスバーアレイ回路86aから86cがZ方向に複数積層 されている。クロスバーアレイ回路86aから86cをZ方向に接続する配線が設けられ ている。複数のクロスバーアレイ回路86aから86cを3次元のアトラクタ73aが形 成される。

【0155】

図 2 8 および図 2 9 のように、図 2 7 のクロスバーアレイ回路 8 6 を用い、 2 次元また は 3 次元のアトラクタ 7 3 a を形成することができる。

【0156】

30

10

20

実施例8に示すように、実施例3、5および6のニューロン回路80とシナプス回路8 1を用い神経回路に相当するシステムを形成することができる。

【0157】

以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定 されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々 の変形・変更が可能である。

【符号の説明】 【0158】

1 0、36、50 スイッチ素子
2 基板
4 抵抗体
4 a 活性部
4 b 引き出し部
6 電極
2 編路
2 線路
3 1 負荷抵抗
3 5 フィードバック回路
4 0 a、40 b ニューロン
4 2 a、42 b シナプス





















【図6】



【図7】







【図10】



【図11】



























【図19】













【図22】



【図23】



【図24】



【図25】



【図27】



【図28】

【図29】





フロントページの続き

特許法第30条第2項適用 発行者名 公益社団法人 応用物理学会 刊行物名 2017年 第64回応用物 理学会春季学術講演会 講演予稿集 発行年月日 平成29年3月1日

(56)参考文献 特表2002-541613(JP,A) 特開平6-20074(JP,A) 特開平5-89268(JP,A)

(58)調査した分野(Int.Cl., DB名)

G11C 11/54 G06N 3/063