(12) 特許公報(B2)

(11) 特許番号

特許第6600918号 (P6600918)

(45)発行日 4	令和1年	11月6日(2019.11.6)			(24)登録日 4	令和1年10月18	∃ (201	9.10.18)
(51) Int.Cl.			FΙ					
HO1L	21/336	(2006.01)	HO1L	29/78	301J			
HO1L	29/78	(2006.01)	HO1L	29/78	301B			
HO1L	29/06	(2006.01)	HO1L	29/78	301H			
HO1L	29/66	(2006.01)	HO1L	29/06	601N			
HO1L	21/20	(2006.01)	HO1L	29/66	Т			
					請求項の数 6	(全 25 頁)	最終	頁に続く
(21) 出願番号		特願2017-543415 (P	2017-543415)	(73)特許権者	t 504173471			
(86) (22) 出願日		平成28年9月27日(2	016.9.27)		国立大学法人	北海道大学		
(86) 国際出願番号		PCT/JP2016/078393			北海道札幌市	北区北8条西5	丁目	
(87) 国際公開番号		W02017/057329		(73)特許権者	1 503360115			
(87) 国際公開日		平成29年4月6日(20	国立研究開発法人科学技術振興機構					
審査請求日		平成30年5月30日(2		埼玉県川口市	本町四丁目1番	8号		
(31) 優先権主張番号		特願2015-193196(P	2015-193196)	(74)代理人	110002952			
(32) 優先日		平成27年9月30日(2	特許業務法人鷲田国際特許事務所					
(33) 優先権主張国・地域又は機関			(72)発明者	福井 孝志				
		日本国(JP)			北海道札幌市	北区北8条西5	丁目	国立大
					学法人北海道	大学内		
				(72)発明者	冨岡 克広			
					北海道札幌市	北区北8条西5	丁目	国立大
					学法人北海道	大学内		
					雨	経頁に	こ続く	

(54) 【発明の名称】トンネル電界効果トランジスタ

(57)【特許請求の範囲】

【請求項1】

チャネルと、

(19) 日本国特許庁(JP)

前記チャネルの一端に直接または間接的に接続されたソース電極と、

前記チャネルの他端に直接または間接的に接続されたドレイン電極と、

前記チャネルに電界を作用させて、前記チャネルの前記ソース電極側の接合部にトンネ ル現象を生じさせるとともに、同時に前記チャネルに二次元電子ガスを生じさせるゲート 電極と、

を有する、トンネル電界効果トランジスタ。

【請求項2】

基板と、

前記基板に接続された前記チャネルを含む、コアマルチシェルナノワイヤと、

前記基板に接続された、前記ソース電極および前記ドレイン電極の一方と、

<u>前記コアマルチシェルナノワイヤに接続された、前記ソース電極および前記ドレイン電</u> 極の他方と、

前記コアマルチシェルナノワイヤの側面に配置されたゲート絶縁膜と、

<u>前記ゲート絶縁膜上に配置され、前記コアマルチシェルナノワイヤの少なくとも一部に</u> 電界を作用させて、前記チャネルの前記ソース電極側の接合部にトンネル現象を生じさせ るとともに、同時に前記チャネルに二次元電子ガスを生じさせる前記ゲート電極と、 を有する、請求項1に記載のトンネル電界効果トランジスタ。

20

【請求項3】

(111)面を有し、第1導電型にドープされたIV族半導体からなる基板と、

前記基板の(111)面を被覆した、開口部を有する絶縁膜と、

前記開口部内に露出した前記基板の(111)面および当該開口部の周囲の前記絶縁膜 上に配置された、III - V族化合物半導体からなるコアマルチシェルナノワイヤと、

前記基板に接続された、前記ソース電極および前記ドレイン電極の一方と、

前記コアマルチシェルナノワイヤに接続された、前記ソース電極および前記ドレイン電 極の他方と、

前記コアマルチシェルナノワイヤの側面に配置されたゲート絶縁膜と、

前記ゲート絶縁膜上に配置された、前記コアマルチシェルナノワイヤの少なくとも一部 ¹⁰ に電界を作用させる前記ゲート電極と、

を有し、

前記コアマルチシェルナノワイヤは、

前記開口部内に露出した前記基板の(111)面に接続された第1領域と、前記第1領 域に接続された、前記第1導電型と異なる第2導電型にドープされた第2領域とを含む、 III-V族化合物半導体からなる、前記チャネルとしての中心ナノワイヤと、

_____、バンドギャップが前記中心ナノワイヤを構成するIII-V族化合物半導体よりも大きいI II-V族化合物半導体からなる、前記中心ナノワイヤの側面を被覆するバリア層と、

_____バンドギャップが前記中心ナノワイヤを構成するIII-V族化合物半導体よりも大きく 、かつ前記バリア層を構成するIII-V族化合物半導体よりも小さい、前記第2導電型のI 20 II-V族化合物半導体からなる、前記バリア層を被覆する変調ドープ層と、

__<u>バ</u>ンドギャップが前記中心ナノワイヤを構成するIII - V族化合物半導体のバンドギャ ップ以上であるIII - V族化合物半導体からなる、前記変調ドープ層を被覆するキャップ 層と、

を有し、

前記第1領域は、真性半導体であるか、または前記第2領域の不純物密度よりも低く前 記第2導電型にドープされており、

前記バリア層および前記キャップ層は、それぞれ、真性半導体であるか、または前記変調ドープ層の不純物密度よりも低く前記第2導電型にドープされており、

前記ソース電極およびドレイン電極の他方は、前記中心ナノワイヤの前記第2領域に接 30 続されており、

前記ゲート電極は、前記基板の(111)面と前記中心ナノワイヤとの接合界面と、前 記中心ナノワイヤの前記第1領域とに電界を作用させて、前記接合界面にトンネル現象を 生じさせるとともに、同時に前記第1領域に二次元電子ガスを生じさせる、

請求項1に記載のトンネル電界効果トランジスタ。

【請求項4】

前記コアマルチシェルナノワイヤは、前記バリア層および前記変調ドープ層の間に配置 されている、前記変調ドープ層を構成するIII - V族化合物半導体と同じ組成のIII - V族 化合物半導体からなる第1スペーサー層と、前記変調ドープ層および前記キャップ層の間 に配置されている、前記変調ドープ層および前記第1スペーサー層を構成するIII - V族 化合物半導体と同じ組成のIII - V族化合物半導体からなる第2スペーサー層とをさらに 有し、

40

前記第1スペーサー層および前記第2スペーサー層のバンドギャップは、前記中心ナノ ワイヤを構成するIII - V族化合物半導体のバンドギャップよりも大きく、かつ前記バリ ア層を構成するIII - V族化合物半導体のバンドギャップよりも小さい、

請求項3に記載のトンネル電界効果トランジスタ。

【請求項5】

前記変調ドープ層の不純物密度は、10¹⁷~10²¹ cm⁻³の範囲内である、請求 項3または請求項4に記載のトンネル電界効果トランジスタ。

【請求項6】

(3)

請求項1~<u>5</u>のいずれか一項に記載のトンネル電界効果トランジスタを含むスイッチ素 子。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、トンネル電界効果トランジスタ(TFET)構造と高電子移動度トランジス タ(HEMT)構造とを含むトンネル電界効果トランジスタに関する。

【背景技術】

- [0002]
- 半導体マイクロプロセッサおよび高集積回路は、金属 酸化膜 半導体(MOS)電界 10 効果トランジスタ(FET)などの素子を半導体基板上に集積して製造される。一般的に は、相補型MOSFET(CMOS)が集積回路の基本素子(スイッチ素子)となる。半 導体基板の材料には、IV族半導体であるシリコンが主として使用される。CMOSを構成 するトランジスタを小型化することで、半導体マイクロプロセッサおよび高集積回路の集 積度および性能を向上させることができる。CMOSを小型化する際の課題の一つは、電 力消費量の増大である。電力消費量の増大の主な原因としては、1つのマイクロチップに 搭載可能なCMOSの数が増加すること、および短チャネル効果によるリーク電流が増大 することの2つが挙げられる。これらのうち、リーク電流の増大は、供給電圧の増大をも たらすことになる。したがって、各CMOSについて、リーク電流を抑制し、駆動電圧を 低減させる必要がある。 20

【0003】

CMOSのスイッチ特性を示す指標として、サブスレッショルド係数(mV/桁)が用いられる。サブスレッショルド係数は、MOSFETをON状態にするための最低駆動電 圧に相当する。従来のMOSFETのスイッチ特性は、電子および正孔(キャリア)の拡 散現象に基づくものである。したがって、従来のMOSFETでは、サブスレッショルド 係数の理論的な最小値は60mV/桁であり、これよりも小さなサブ閾値を示すスイッチ 特性を実現することはできなかった。

[0004]

この物理的な理論限界を超え、より小さなサブスレッショルド係数で動作するスイッチ 素子として、トンネル電界効果トランジスタ(TFET)が報告されている。トンネル電 界効果トランジスタは、短チャネル効果がなく、かつ高いON/OFF比を低電圧で実現 できるため、次世代スイッチ素子の有力な候補と考えられている。近年、III-V族化合 物半導体ナノワイヤを用いたトンネル電界効果トランジスタが報告されている(例えば、 非特許文献1参照)。

[0005]

非特許文献1には、p型シリコン(111)基板と、シリコン基板の(111)面上に 基板面に対して法線方向に沿って配置されたInAsナノワイヤと、シリコン基板に接続 されたソース電極と、InAsナノワイヤに接続されたドレイン電極と、シリコン基板と InAsナノワイヤとの界面に効果を及ぼしうる位置に配置されたゲート電極とを有する トンネル電界効果トランジスタが記載されている。このトンネル電界効果トランジスタは 、小さなサブスレッショルド係数(60mV/桁以下)で動作可能であると報告されてい る。

40

30

【先行技術文献】

【非特許文献】

[0006]

【非特許文献1】Tomioka, K., Yoshimura, M. and Fukui, T., "Sub 60 mV/decade Swit ch Using an InAs Nanowire-Si Heterojunction and Turn-on Voltage Shift with a Pul sed Doping Technique", Nano Lett., Vol.13, pp.5822-5826.

【発明の概要】

【発明が解決しようとする課題】

[0007]

しかしながら、従来のトンネル電界効果トランジスタには、トンネル輸送を利用するため、電流値がMOSFETに比べて顕著に小さいという問題がある。

[0008]

本発明の目的は、小さなサブスレッショルド係数(60mV/桁以下)で動作可能であ り、かつ電流値が従来のトンネル電界効果トランジスタよりも大きいトンネル電界効果ト ランジスタを提供することである。

【課題を解決するための手段】

[0009]

本発明者は、トンネル電界効果トランジスタ(TFET)構造と高電子移動度トランジ 10 スタ(HEMT)構造とを組み合わせ、一つのゲート電極でトンネル現象および二次元電 子ガスを同時に生じさせることで、上記課題を解決しうることを見出し、さらに検討を加 えて本発明を完成させた。

【 0 0 1 0 】

すなわち、本発明は、以下のトンネル電界効果トランジスタおよびスイッチ素子に関す る。

[1]チャネルと、前記チャネルの一端に直接または間接的に接続されたソース電極と、前記チャネルの他端に直接または間接的に接続されたドレイン電極と、前記チャネルに 電界を作用させて、前記チャネルの前記ソース電極側の接合部にトンネル現象を生じさせ るとともに、同時に前記チャネルに二次元電子ガスを生じさせるゲート電極と、を有する 、トンネル電界効果トランジスタ。

20

30

[2](111)面を有し、第1導電型にドープされたⅣ族半導体からなる基板と、前 記基板の(111)面を被覆した、開口部を有する絶縁膜と、前記開口部内に露出した前 記基板の(111)面および当該開口部の周囲の前記絶縁膜上に配置された、II-V族 化合物半導体からなるコアマルチシェルナノワイヤと、前記基板に接続された、前記ソー ス電極および前記ドレイン電極の一方と、前記コアマルチシェルナノワイヤに接続された 、前記ソース電極および前記ドレイン電極の他方と、前記コアマルチシェルナノワイヤの 側面に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に配置された、前記コアマルチシ ェルナノワイヤの少なくとも一部に電界を作用させる前記ゲート電極と、を有し、前記コ アマルチシェルナノワイヤは、前記開口部内に露出した前記基板の(111)面に接続さ れた第1領域と、前記第1領域に接続された、前記第1導電型と異なる第2導電型にドー プされた第2領域とを含む、111-V族化合物半導体からなる、前記チャネルとしての中 心ナノワイヤと、そのバンドギャップが前記中心ナノワイヤを構成するIII-V族化合物 半導体よりも大きい111 - V族化合物半導体からなる、前記中心ナノワイヤの側面を被覆 するバリア層と、そのバンドギャップが前記中心ナノワイヤを構成するIII-V族化合物 半導体よりも大きく、かつ前記バリア層を構成する||| - V族化合物半導体よりも小さい 、前記第2導電型のIII-Ⅴ族化合物半導体からなる、前記バリア層を被覆する変調ドー プ層と、そのバンドギャップが前記中心ナノワイヤを構成するIII-V族化合物半導体の バンドギャップ以上であるIII-V族化合物半導体からなる、前記変調ドープ層を被覆す るキャップ層と、を有し、前記第1領域は、真性半導体であるか、または前記第2領域の 不純物密度よりも低く前記第2導電型にドープされており、前記バリア層および前記キャ ップ層は、それぞれ、真性半導体であるか、または前記変調ドープ層の不純物密度よりも 低く前記第2導電型にドープされており、前記ソース電極およびドレイン電極の他方は、 前記中心ナノワイヤの前記第2領域に接続されており、前記ゲート電極は、前記基板の(111)面と前記中心ナノワイヤとの接合界面と、前記中心ナノワイヤの前記第1領域と に電界を作用させて、前記接合界面にトンネル現象を生じさせるとともに、同時に前記第 1領域に二次元電子ガスを生じさせる、[1]に記載のトンネル電界効果トランジスタ。 「3]前記コアマルチシェルナノワイヤは、前記バリア層および前記変調ドープ層の間 に配置されている、前記変調ドープ層を構成するIII-V族化合物半導体と同じ組成のIII

- V族化合物半導体からなる第1スペーサー層と、前記変調ドープ層および前記キャップ

層の間に配置されている、前記変調ドープ層および前記第1スペーサー層を構成するIII - V族化合物半導体と同じ組成のIII - V族化合物半導体からなる第2スペーサー層とを さらに有し、前記第1スペーサー層および前記第2スペーサー層のバンドギャップは、前 記中心ナノワイヤを構成するIII - V族化合物半導体のバンドギャップよりも大きく、か つ前記バリア層を構成するIII - V族化合物半導体のバンドギャップよりも小さい、[2 1に記載のトンネル電界効果トランジスタ。

[4]前記変調ドープ層の不純物密度は、10¹⁷~10²¹cm⁻³の範囲内である 、[2]または[3]に記載のトンネル電界効果トランジスタ。

[5][1]~[4]のいずれか一項に記載のトンネル電界効果トランジスタを含むス イッチ素子。

10

【発明の効果】

【0011】

本発明によれば、小さなサブスレッショルド係数(60mV/桁以下)で動作可能であ り、かつ電流値が大きいトンネル電界効果トランジスタおよびスイッチ素子を提供するこ とができる。本発明に係るトンネル電界効果トランジスタを用いることで、半導体マイク ロプロセッサおよび高集積回路の電力消費量の増大を抑制しつつ、半導体マイクロプロセ ッサおよび高集積回路の集積度および性能を向上させることができる。

【図面の簡単な説明】

【0012】

【図1】図1は、本発明に係るトンネル電界効果トランジスタの等価回路の一例を示す図 20 である。

【図2】図2は、本発明の一実施の形態に係るトンネル電界効果トランジスタの構成を示 す断面模式図である。

【図3】図3Aは、図2に示されるトンネル電界効果トランジスタのコアマルチシェルナ ノワイヤの拡大断面図である。図3Bは、コアマルチシェルナノワイヤの変形例の拡大断 面図である。

【図4】図4は、図2に示されるトンネル電界効果トランジスタのバンド構造の模式図で ある。

【図5】図5は、図2に示されるトンネル電界効果トランジスタのバンド構造の模式図で ある。

30

【図6】図6A~Cは、図2に示されるトンネル電界効果トランジスタの製造方法の一例 を示す断面模式図である。

【図7】図7A,Bは、図2に示されるトンネル電界効果トランジスタの製造方法の一例 を示す断面模式図である。

【図8】図8は、基板温度を上昇させたとき、および基板温度を高温から低下させたとき に生じるシリコン表面の再構成構造(表面原子の配列周期が変化する現象)の分類図であ る。

【図9】図9Aは、(111)面を示す模式図である。図9Bは、(111)1×1面を 示す模式図である。

【図10】図10は、TFET-1用のコアマルチシェルナノワイヤが周期的に配列され 40 たシリコン基板の走査電子顕微鏡写真である。

【図11】図11は、TFET-1に含まれるHEMT構造のバンド図である。

【図12】図12は、TFET-1およびTFET-2におけるドレイン電流とサブスレ ッショルド係数との関係を示すグラフである。

【図13】図13Aは、TFET-1におけるゲート電圧とドレイン電流との関係を示す グラフである。図13Bは、TFET-1におけるドレイン電圧とドレイン電流との関係 を示すグラフである。

【図14】図14Aは、TFET-2におけるゲート電圧とドレイン電流との関係を示す グラフである。図14Bは、TFET-2におけるドレイン電圧とドレイン電流との関係 を示すグラフである。 【発明を実施するための形態】

[0013]

1.トンネル電界効果トランジスタ

本発明に係るトンネル電界効果トランジスタ(TFET)は、チャネルと、チャネルの 一端に直接または間接的に接続されたソース電極と、チャネルの他端に直接または間接的 に接続されたドレイン電極と、チャネルに電界を作用させるゲート電極とを有する。ゲー ト電極は、チャネルに電界を作用させて、チャネルのソース電極側の接合部にトンネル現 象を生じさせるとともに、同時にチャネルに二次元電子ガスを生じさせる。本発明に係る トンネル電界効果トランジスタは、トンネル電界効果トランジスタ(TFET)構造およ び高電子移動度トランジスタ(HEMT)構造の両方を有することを特徴とする。図1は 、本発明に係るトンネル電界効果トランジスタの等価回路の一例を示す図である。以下、 本発明に係るトンネル電界効果トランジスタの一例として、IV族半導体からなる基板と、 III - V族化合物半導体からなるコアマルチシェルナノワイヤとを含むトンネル電界効果 トランジスタについて説明する。

(6)

[0014]

図2は、本発明の一実施の形態に係るトンネル電界効果トランジスタ100の構成を示 す断面模式図である。図2に示されるように、本実施の形態に係るトンネル電界効果トラ ンジスタ100は、基板110、絶縁膜120、コアマルチシェルナノワイヤ130、ソ ース電極140、ドレイン電極150、ゲート絶縁膜160、ゲート電極170および絶 縁保護膜180を有する。本実施の形態に係るトンネル電界効果トランジスタ100では 、ゲート電極170に電圧を印加したときに、基板110の(111)面とコアマルチシ ェルナノワイヤ130の中心ナノワイヤ131との接合界面においてトンネル現象が生じ るとともに、中心ナノワイヤ131の外周部において二次元電子ガスが発生する。以下、 各構成要素について説明する。

[0015]

基板110は、シリコンやゲルマニウムなどのⅣ族半導体からなり、(111)面を有 する。基板110は、第1導電型(n型またはp型)にドープされている。たとえば、基 板は、n型シリコン(111)基板またはp型シリコン(111)基板である。 [0016]

絶縁膜120は、基板110の(111)面を被覆しており、1または2以上の開口部 を有している。絶縁膜120は、中心ナノワイヤ131を基板110の(111)面から 成長させる際にマスクパタンとして機能する。絶縁膜120の材料は、中心ナノワイヤの 成長を阻害することができ、かつ絶縁体であれば特に限定されない。絶縁膜120の材料 の例には、酸化シリコン(SiO2)、窒化シリコン(SiN)、酸化アルミニウム(A 1,0,)などが含まれる。絶縁膜120は、1層であってもよいし、2層以上からなっ ていてもよい。絶縁膜120の膜厚は、絶縁性能を適切に発揮しうる限り特に限定されな い。たとえば、絶縁膜120は、膜厚20nmの酸化シリコン膜である。

[0017]

絶縁膜120の開口部は、基板110の(111)面まで貫通しており、開口部内では 40 基板110の(111)面が露出している。開口部は、本実施の形態に係るトンネル電界 効果トランジスタ100を製造する際に、中心ナノワイヤ131の成長位置、太さおよび 形状を規定する。開口部の形状は、特に限定されず、任意に決定することができる。開口 部の形状の例には、三角形、四角形、六角形および円形が含まれる。開口部の外接円の直 径は、2~500nm程度であればよい。開口部の数が2以上の場合、開口部の中心間距 離は、数十nm~数µm程度であればよい。

[0018]

コアマルチシェルナノワイヤ130は、III - V族化合物半導体からなる、直径7.6n m~1µm、長さ100nm~100µmのコアマルチシェル構造の構造体である。コア マルチシェルナノワイヤ130は、絶縁膜120の開口部内に露出した基板110の(1 11)面およびその周囲の絶縁膜120上に、その長軸が基板の(111)面に垂直にな 10

20

るように配置されている。より具体的には、コアマルチシェルナノワイヤ130の中心ナ ノワイヤ131は、絶縁膜120の開口部内に露出した基板110の(111)面上に配 置されており、中心ナノワイヤ131の側面を被覆するバリア層134、変調ドープ層1 35およびキャップ層136は、開口部の周囲の絶縁膜120上に配置されている。この ように、基板110の(111)面上に中心ナノワイヤ131を形成することで、中心ナ ノワイヤ131を(111)面に垂直になるように配置することができる。 【0019】

図3Aは、コアマルチシェルナノワイヤ130の拡大断面図である。図3Aに示される ように、コアマルチシェルナノワイヤ130は、中心ナノワイヤ131と、中心ナノワイ ヤ131の側面(軸方向に延びる中心線と交わらない面)を被覆するバリア層134と、 バリア層134を被覆する変調ドープ層135と、変調ドープ層135を被覆するキャッ プ層136とを有する。すべての被覆層(バリア層134、変調ドープ層135およびキ ャップ層136)は、中心ナノワイヤ131の側面を被覆しているが、中心ナノワイヤ1 31の2つの端面(軸方向に延びる中心線と交わる面)を被覆していない。被覆層全体の 膜厚は、特に限定されないが、2.8~250nm程度であればよい。 【0020】

中心ナノワイヤ131は、III - V族化合物半導体からなり、基板110の(111) 面から絶縁膜120の開口部を通って上方に延伸している。中心ナノワイヤ131を構成 するIII - V族化合物半導体は、2元化合物半導体、3元化合物半導体、4元化合物半導 体、それ以上の元素からなる半導体のいずれでもよい。2元化合物半導体の例には、In As、InP、GaAs、GaN,InSb、GaSbおよびAlSbが含まれる。3元 化合物半導体の例には、AlGaAs、InGaAs、InGaN、AlGaN、GaN As、InAsSb、GaAsSb、InGaSbおよびAlInSbが含まれる。4元 化合物半導体の例には、InGaAlN、AlInGaP、InGaAsP、GaInA sN、InGaAlSb、InGaAsSbおよびAlInGaPSbが含まれる。中心 ナノワイヤ131の太さ(軸方向に直交する断面の外接円の直径)は、2~500nm程 度であればよい。また、中心ナノワイヤ1310長さは、100nm~100µm程度で あればよい。たとえば、中心ナノワイヤ131は、太さ30nmまたは70nmのIn₀

【0021】

中心ナノワイヤ131は、基板110の(1111)面に接続された、チャネルとして機 能する第1領域132と、第1領域132に接続された、基板110の導電型(第1導電 型)と異なる第2導電型(p型またはn型)にドープされた第2領域133とを含む。第 1領域132は、真性半導体であるか、または第2領域133の不純物密度よりも低く第 2導電型(p型またはn型)にドープされている。好ましくは、第1領域132は、真性 半導体である。たとえば、基板110がp型シリコン(1111)基板である場合、第1領 域132は、ノンドープのIn_{0.7}Ga_{0.3}Asナノワイヤからなり、第2領域133 は、n型にドープされたIn_{0.7}Ga_{0.3}Asナノワイヤからなる。また、基板110 がn型シリコン(111)基板である場合、第1領域132は、ノンドープのIn_{0.7} Ga_{0.3}Asナノワイヤからなり、第2領域133は、p型にドープされたIn_{0.7}G a_{0.3}Asナノワイヤからなる。第2領域133は、ドレイン電極150に接続されて いる。中心ナノワイヤ131の第1領域132と基板110の(1111)面とは、基本的 に無転位かつ無欠陥の接合界面を形成する。

【 0 0 2 2 】

バリア層134は、中心ナノワイヤ131の側面を被覆している。バリア層134は、 高電子移動度トランジスタ(HEMT)の閾値を正にする(ゲート電極170に正のゲー ト電圧を印加した場合に、中心ナノワイヤ131内に二次元電子ガスを形成する)機能を 担っている。バリア層134は、絶縁膜120に接触しているが、基板110には接触し ていない。バリア層134は、中心ナノワイヤ131を構成するIII-V族化合物半導体 よりもバンドギャップが大きく、かつ変調ドープ層135を構成するIII-V族化合物半 10

20



導体よりもバンドギャップが大きいIII - V族化合物半導体からなる。また、バリア層1 34を構成するIII - V族化合物半導体は、真性半導体であるか、または変調ドープ層1 35の不純物密度よりも低く第2導電型(p型またはn型)にドープされている。好まし くは、バリア層134は、真性半導体である。バリア層134を構成するIII - V族化合 物半導体は、これらの条件を満たせば特に限定されない。バリア層134を構成するIII - V族化合物半導体の例は、前述の中心ナノワイヤ131を構成するIII - V族化合物半 導体の例と同じである。バリア層134の膜厚は、特に限定されず、例えば0.5~10 nm程度であればよい。たとえば、中心ナノワイヤ131がInGaAsナノワイヤであ る場合、バリア層134は、膜厚8nmのドープされていないInP層である。 【0023】

変調ドープ層135は、バリア層134を被覆している。変調ドープ層135は、絶縁 膜120に接触しているが、基板110には接触していない。変調ドープ層135は、中 心ナノワイヤ131を構成するIII-V族化合物半導体よりもバンドギャップが大きく、 かつバリア層134を構成するIII-V族化合物半導体よりもバンドギャップが小さいIII -V族化合物半導体からなる。変調ドープ層135を構成するIII-V族化合物半導体の 例は、前述の中心ナノワイヤ131を構成するIII-V族化合物半導体の例と同じである 。変調ドープ層135を構成するIII-V族化合物半導体は、第2導電型にドープされて いる。変調ドープ層135の不純物密度は、10¹⁷~10²⁰ cm⁻³の範囲内である ことが好ましい。変調ドープ層135の膜厚は、特に限定されず、0.3~10 nm程度 であればよい。たとえば、中心ナノワイヤ131がInGaAsナノワイヤであり、バリ ア層134がInP層である場合、変調ドープ層135は、膜厚5 nmのSiがドープさ れたInA1As層である。

【0024】

キャップ層136は、変調ドープ層135を被覆している。キャップ層136は、コア マルチシェルナノワイヤ130の表面を不活性化する機能およびゲート絶縁膜160と良 好な接合界面を形成する機能を担っている。キャップ層136は、絶縁膜120に接触し ているが、基板110には接触していない。キャップ層136は、中心ナノワイヤ131 合物半導体からなる。また、キャップ層136を構成するIII-V族化合物半導体は、真 性半導体であるか、または変調ドープ層135の不純物密度よりも低く第2導電型(p型 またはn型)にドープされている。好ましくは、キャップ層136は、真性半導体である 。キャップ層136を構成するIII-V族化合物半導体は、これらの条件を満たせば特に 限定されない。たとえば、キャップ層136を構成するIII-V族化合物半導体は、中心 ナノワイヤ131を構成する|||- V族化合物半導体と同じであってもよい。キャップ層 136を構成する|||-V族化合物半導体の例は、前述の中心ナノワイヤ131を構成す る111-V族化合物半導体の例と同じである。キャップ層136の膜厚は、特に限定され ず、1~10nm程度であればよい。たとえば、中心ナノワイヤ131がInGaAsナ ノワイヤである場合、キャップ層136は、膜厚7nmのドープされていないInGaA s 層である。

[0025]

図3Bは、コアマルチシェルナノワイヤ130の変形例の拡大断面図である。図3Bに 示されるように、コアマルチシェルナノワイヤ130は、バリア層134および変調ドー プ層135の間に配置された第1スペーサー層137と、変調ドープ層135およびキャ ップ層136の間に配置された第2スペーサー層138とをさらに有していてもよい。第 1スペーサー層137および第2スペーサー層138は、いずれも絶縁膜120に接触し ているが、基板110には接触していない。また、第1スペーサー層137および第2ス ペーサー層138は、いずれも変調ドープ層135を構成するIII-V族化合物半導体と 同じ組成のIII-V族化合物半導体からなる。第1スペーサー層137を構成するIII-V 族化合物半導体のバンドギャップは、中心ナノワイヤ131を構成するIII-V族化合物 半導体のバンドギャップよりも大きく、かつバリア層134を構成するIII-V族化合物 10

20



半導体のバンドギャップよりも小さい。第1スペーサー層137および第2スペーサー層 138の膜厚は、例えば1~10nm程度であればよい。たとえば、中心ナノワイヤ13 1がInGaAsナノワイヤであり、バリア層134がInP層であり、変調ドープ層1 35がInAlAs層である場合、第1スペーサー層137および第2スペーサー層13 8は、それぞれ膜厚10nmのドープされていないInAlAs層である。 [0026]

ソース電極140は、トンネル電界効果トランジスタ100のソース領域に接続され、 ドレイン電極150は、トンネル電界効果トランジスタ100のドレイン領域に接続され る。たとえば、基板110がソース領域として機能し、中心ナノワイヤ131の第1領域 132がチャネルとして機能し、中心ナノワイヤ131の第2領域133がドレイン領域 として機能する場合は、図2に示されるように、ソース電極140は基板110に接続さ れ、ドレイン電極150は中心ナノワイヤ131の第2領域133に接続される。一方、 中心ナノワイヤ131の第2領域133がソース領域として機能し、中心ナノワイヤ13 1の第1領域132がチャネルとして機能し、基板110がドレイン領域として機能する 場合は、ソース電極140は中心ナノワイヤ131の第2領域133に接続され、ドレイ ン電極150は基板110に接続される。基板110に接続される電極の種類は、特に限 定されないが、基板110にオーミック接触できる金属膜、合金膜、金属多層膜またはシ リサイド金属膜が好ましい。基板110にオーミック接触できる金属多層膜の例には、T i / A u 多層膜およびN i / A u 多層膜が含まれる。基板 1 1 0 にオーミック接触できる シリサイド金属膜の例には、NiSi膜およびTiSi膜が含まれる。中心ナノワイヤ1 31の第2領域133に接続される電極の種類は、特に限定されないが、第2領域133 にオーミック接触できる金属膜、合金膜または金属多層膜が好ましい。第2領域133に オーミック接触できる金属膜の例には、Moが含まれる。第2領域133にオーミック接 触できる多層金属膜の例には、Ti/Au多層膜、Ni/Ge/Au多層膜、Ge/Au / N i / A u 多層膜、 T i / P t / A u 多層膜および T i / P d / A u 多層膜が含まれる 。本実施の形態では、ソース電極140は、基板110上に形成されたTi/Au多層膜 であり、ドレイン電極150は、コアマルチシェルナノワイヤ130および絶縁保護膜1 80上に配置されたTi/Au多層膜またはGe/Au/Ni/Au多層膜である。 [0027]

ゲート絶縁膜160は、コアマルチシェルナノワイヤ130の側面(両端面を除くすべ ての面)を被覆している。ゲート絶縁膜160の材料は、絶縁体であれば特に限定されな いが、高誘電体であることが好ましい。ゲート絶縁膜160の材料の例には、酸化シリコ ン(SiO₂)、酸化アルミニウム(Al₂O₃)、ハフニウムアルミネート(HfAl Ox)、酸化ジルコニウム(ZrO2)および酸化ランタン(La2O3)が含まれる。 たとえば、ゲート絶縁膜160は、膜厚14nmのハフニウムアルミネート膜である。 [0028]

ゲート電極170は、コアマルチシェルナノワイヤ130の第1領域132の周囲を覆 うようにゲート絶縁膜160上に配置されている。本実施の形態では、ゲート電極170 は、ゲート絶縁膜160の上に配置されている。ゲート電極170は、チャネル(中心ナ ノワイヤ131の第1領域132)に電界を作用させてトンネル現象および二次元電子ガ スを同時に生じさせる。具体的には、ゲート電極170は、基板110の(111)面と 中心ナノワイヤ131との接合界面と、中心ナノワイヤ131の第1領域132とに電界 を作用させる。ゲート電極170は、基板110と中心ナノワイヤ131との接合界面に 電界を作用させることで、この接合界面においてトンネル現象を生じさせる。同時に、ゲ ート電極170は、中心ナノワイヤ131の第1領域132に電界を作用させることで、 中心ナノワイヤ131の外周部において二次元電子ガスを生じさせる。ゲート電極170 の上端の位置と、中心ナノワイヤ131における第1領域132および第2領域133の 境界の位置との関係は、図2の概略図に示されるようにゲート電極170の上端が第1領 域132および第2領域133の境界よりも下側(基板110側)に位置することが好ま しいが、特に限定されない。

10

20

30

[0029]

ゲート電極170の種類は、導電性を有していれば特に限定されず、例えば金属膜、金属多層膜、金属化合物膜またはそれ以外の導電性膜である。金属膜を構成する金属の例には、W、Ti、Pt、AuおよびMoが含まれる。金属多層膜の例には、Ti/Au多層膜が含まれる。金属化合物膜の例には、窒化タンタル(TaN)膜および窒化タングステン(WN)膜が含まれる。本実施の形態では、ゲート電極170は、ゲート絶縁膜160 上に形成されたTi/Au多層膜である。

[0030]

絶縁保護膜180は、コアマルチシェルナノワイヤ130、ゲート絶縁膜160および ゲート電極170を被覆する、絶縁樹脂からなる膜である。

【0031】

本実施の形態に係るトンネル電界効果トランジスタ100では、IV族半導体からなる基 板110の(111)面とIII-V族化合物半導体からなる中心ナノワイヤ131との接 合界面は、無転位かつ無欠陥であることが好ましいが、少数の転位または欠陥を含んでい てもよい。具体的には、前記接合界面におけるミスフィット転位の周期は、基板110を 構成するIV族半導体と中心ナノワイヤ131を構成するIII-V族化合物半導体との格子 不整合から計算されるミスフィット転位の周期よりも大きければよい。また、前記接合界 面における貫通転位の密度は、0~10¹⁰個/cm²の範囲内であればよい。後述する 製造方法で中心ナノワイヤ131を形成することで、基本的に無転位かつ無欠陥の接合界 面を有する本実施の形態のトンネル電界効果トランジスタ100を製造することができる

[0032]

本実施の形態に係るトンネル電界効果トランジスタ100では、IV族半導体からなる基 板110の(111)面とIII-V族化合物半導体からなる中心ナノワイヤ131との接 合界面がトンネル層として機能する。たとえば、基板110がソース領域として機能する 場合は、ゲート電極170に正の電圧を印加することで、ソース領域(基板110)内の キャリアがトンネル現象によりチャネル領域(中心ナノワイヤ131の第1領域132) 内に移動する(ON状態となる)。一方、中心ナノワイヤ131の第1領域133がソー ス領域として機能する場合は、チャネル領域(中心ナノワイヤの第1領域)内のキャリア がトンネル現象によりドレイン領域(基板110)内に移動する(ON状態となる)。こ の動作は、CMOSスイッチのn型またはp型MOSFETのスイッチ動作に相当する。 中心ナノワイヤ131を構成するIII-V族化合物半導体の種類により接合界面のエネル ギー障壁の高さが変わるため、III-V族化合物半導体の種類を変えることにより、ON 状態に必要な供給電圧を任意に制御することができる。

[0033]

また、本実施の形態に係るトンネル電界効果トランジスタ100では、ゲート電極17 0に正の電圧を印加することで、チャネル領域(中心ナノワイヤ131の第1領域132)の外周部に高移動度の二次元電子ガスが生じて、ソース領域(基板110または中心ナ ノワイヤ131の第2領域133)内のキャリアがチャネル領域(中心ナノワイヤ131 の第1領域132)の二次元電子ガスを介してドレイン領域(中心ナノワイヤ131の第 2領域133または基板110)に移動する(ON状態となる)。すなわち、本実施の形 態に係るトンネル電界効果トランジスタ100は、トンネル電界効果トランジスタ(TF ET)としてだけでなく高電子移動度トランジスタ100は、従来のトンネル電界効 果トランジスタよりも大きい電流値を実現することができる。

【0034】

図4は、基板110がp型シリコン(111)基板であり、中心ナノワイヤ131の第 2領域133がn型にドープされている場合における、トンネル電界効果トランジスタ1 00のバンド構造の模式図である。図5は、基板110がn型シリコン(111)基板で あり、中心ナノワイヤ131の第2領域133がp型にドープされている場合における、

20

トンネル電界効果トランジスタ100のバンド構造の模式図である。これらの図に示され るように、本実施の形態に係るトンネル電界効果トランジスタ100では、ゲート電極1 70に正の電圧を印加することで、基板110内のキャリアがトンネル現象により中心ナ ノワイヤ131内に移動するとともに、中心ナノワイヤ131内に移動したキャリアが二 次元電子ガス内を高速で移動する(ON状態となる)。このように、本実施の形態に係る トンネル電界効果トランジスタ100は、トンネル輸送および二次元電子ガスによるスイ ッチングを同時に実現することで、小さなサブスレッショルド係数(60mV/桁以下) と電流値の増大を両立することができる(実施例参照)。

(11)

【0035】

本実施の形態に係るトンネル電界効果トランジスタ100をスイッチ素子として利用す ¹⁰ ることで、半導体デバイスの消費電力を削減することができる。その結果、省エネルギー および環境負荷低減も実現することができる。

[0036]

2.トンネル電界効果トランジスタの製造方法

次に、本実施の形態に係るトンネル電界効果トランジスタ100の製造方法について説 明する。図6A~Cおよび図7A,Bは、本実施の形態に係るトンネル電界効果トランジ スタ100の製造方法の一例を示す断面模式図である。これらの図に示されるように、本 実施の形態に係るトンネル電界効果トランジスタ100は、例えば、1)基板110を準 備する第1ステップ(図6A)と、2)コアマルチシェルナノワイヤ130を形成する第 2ステップ(図6Bおよび図6C)と、3)ゲート電極170を形成する第3ステップ(図7A)と、4)ソース電極140およびドレイン電極150を形成する第4ステップ(図7B)と、により製造されうる。以下、各工程について説明する。 【0037】

20

1)基板の準備

第1ステップでは、開口部を有する絶縁膜120で被覆された基板110を準備する(図6A)。基板110の種類は、(111)面を有するIV族半導体からなる基板であれば特に限定されない。基板110は、第1導電型(n型またはp型)にドープされている。たとえば、基板110は、n型シリコン(111)基板またはp型シリコン(111)基板である。基板110が(111)面を有さない基板(シリコン(100)基板など)である場合は、異方性エッチングなどにより(111)面を露出させる。 【0038】

絶縁膜120の材料は、無機絶縁材料であれば特に限定されない。無機絶縁材料の例に は、酸化シリコン、窒化シリコンなどが含まれる。(111)面を被覆する絶縁膜120 の厚さは、特に限定されないが、例えば20nm程度であればよい。酸化シリコン膜は、 例えばシリコン基板を熱酸化することで形成されうる。もちろん、絶縁膜120は、スパ ッタ法などの一般的な薄膜形成法により形成されてもよい。

【 0 0 3 9 】

絶縁膜120には、中心ナノワイヤ131を成長させるための1または2以上の開口部 が形成される。開口部は、電子ビームリソグラフィーや、フォトリソグラフィー、ナノイ ンプリントリソグラフィーなどの微細パターン加工技術を用いることで形成されうる。基 板110の(111)面は、開口部を通して外部に露出する。開口部の形状は、特に限定 されず、任意に決定することができる。開口部の形状の例には、三角形、四角形、六角形 および円形が含まれる。開口部の外接円の直径は、例えば2~100nm程度であればよ い。開口部が大きすぎると、基板110の(111)面と中心ナノワイヤ131との接合 界面に多数の転位または欠陥が形成されるおそれがある。1つの基板110上に複数の開 口部を周期的に配列する場合、開口部の間隔は10nm~数μm程度であればよい。 【0040】

通常、基板110の表面には、自然酸化膜が形成されている。この自然酸化膜は、中心 ナノワイヤ131の成長を阻害するので、除去されることが好ましい。そこで、基板11 0の(111)面を覆う絶縁膜120に開口部を設けた後、高温熱処理することにより、 30

開口部内で露出している(111)面に形成された自然酸化膜を除去することが好ましい 。高温熱処理は、例えば水素ガスや窒素ガス、アルゴンガスなどの不活性ガス雰囲気中で 約900 の条件で熱処理すればよい。このように高温熱処理を行うことにより、開口部 を通して露出した(111)面を被覆する自然酸化膜が除去されるとともに、IV族半導体 と自然酸化膜との界面における結晶構造から、酸素原子が除去される。この酸素原子が除 去された箇所には、酸素原子の代わりにIII族原子またはV族原子が吸着する(後述)。 【0041】

高温熱処理後の(1111)面は、1×1構造で構成される。ところが、そのまま基板1 10の温度を下げると、図8に示される分類(化合物半導体成長温度範囲)のように不規 則な原子配列が基板110の表面に形成される。しかしながら、さらに温度を400 程 度にまで下げると、再び基板110の表面が1×1構造に回復する。そこで、本実施の形 態に係る製造方法では、高温熱処理後に、基板110の温度を一旦低温(約400 程度)に下げる。ここで「低温」とは、中心ナノワイヤ131を成長させるのに必要な温度よ りも低い温度をいう。このように基板110の温度を低下させることにより、基板110 の(111)2×1面を(111)1×1面に変換することができる。「(111)2× 1面」とは、図9Aに示されるように、原子配列を構成する最小単位が2原子間隔×1原 子間隔となっている面をいう。一方、「(111)1×1面」とは、図9Bに示されるよ うに、原子配列を構成する最小単位が1原子間隔×1原子間隔となっている面をいう。

後述の通り、基板110の(111)1×1面は、III族元素またはV族元素により、 20 (111)A面または(111)B面に変換される。ここで、「(111)A面」とは、 最表面のIV族原子にV族原子が付いた構造、または最表面のIV族原子がIII族原子で置換 された構造をいう。また、「(111)B面」とは、最表面のIV族原子にIII族原子が付 いた構造、または最表面のIV族原子がV族原子で置換された構造をいう。

[0043]

基板110の(111)1×1面を(111)A面または(111)B面にすることで、その面からIII-V族化合物半導体を成長させやすくすることができる。III-V族化合物半導体の(111)A面または(111)B面は、(111)2×2面、つまり最小単位が2原子間隔×2原子間隔の周期で構成された構造である。よって、IV族半導体基板の表面に、2原子間隔×2原子間隔よりも小さい最小単位でIII族元素またはV族元素が配置されていると、その表面にIII-V族化合物半導体が成長しやすい。 【0044】

30

10

一方、シリコン基板を熱処理することによって生じやすい(111)面の安定構造は、(111)7×7面であると報告されている(Surf. Sci. Vol.164, (1985), p.367-392)。(111)7×7面を、(111)A面または(111)B面に変換しても、最小単位が7原子間隔×7原子間隔の配列周期となる。この最小単位は、III-V族化合物半導体の結晶構造における配列周期の最小単位よりも大きい。よって、その表面にIII-V族化合物半導体が成長しにくい。

【0045】

基板110の(111)2×1面を(111)1×1面にするための低温熱処理は、約 ⁴⁰ 350~450 (例えば、約400)の温度で行えばよい。低温熱処理は、水素ガス 、窒素ガス、アルゴンガス、ヘリウムガスなどの不活性ガス囲気下で行うことが好ましい

【0046】

基板110の(111)2×1面を低温熱処理により(111)1×1面に変換するとともに、III族原料またはV族原料を基板110の表面に供給して(111)A面または(111)B面に変換する。III族原料は、ホウ素、アルミニウム、ガリウム、インジウムまたはチタン(有機金属化合物であってもよい)を含むガスであることが好ましい。II I族原料は、例えばトリメチルインジウムなどの有機アルキル金属化合物である。V族原料は、窒素、リン、ヒ素、アンチモンまたはビスマス(有機金属化合物であってもよい)

(12)

を含むガスであることが好ましい。 V 族原料は、例えば水素化ヒ素(アルシン; A s H₃)である。III 族原料または V 族原料の供給は、 4 0 0 ~ 5 0 0 にて行われることが好ましい。

【0047】

基板110の表面を(111)A面または(111)B面に変換する工程は、基板11 0の表面を(111)1×1面に変換する工程の後に行ってもよいが、(111)1×1 面に変換する工程と同時に行ってもよい。すなわち、基板110の(111)面を約40 0 での低温熱処理により(111)1×1面に変換しながら、III族原料またはV族原 料も供給して(111)A面または(111)B面に変換してもよい。

【0048】

前述の通り、基板110を高温(例えば900)で熱処理して自然酸化膜を除去する ときに、(111)面から酸素原子が除去される。酸素原子が除去された状態で(111))1×1面とすると、IV族元素同士の結合が切れている部分が形成される。図8に示され るように、高温熱処理した後の(111)面は1×1構造で構成され、そのまま温度を下 げると、様々な不規則な周期の原子配列が表面に形成される。さらに温度を400 程度 まで下げることで、(111)面は1×1構造に回復する。回復した1×1構造は、熱力 学的に不安定であり、この状態にIII族元素またはV族元素を供給すると、III族元素また はV族元素は、最表面のIV族原子(例えばシリコン原子)と置き換わるようにIII族原子 またはV族原子が表面吸着して、(111)A面または(111)B面を形成する。この ため、比較的容易に(111)A面または(111)B面が得られる。

【0049】

2) コアマルチシェルナノワイヤの作製

第2ステップでは、コアマルチシェルナノワイヤ130を形成する(図6Bおよび図6C)。より具体的には、絶縁膜120の開口部内に露出した基板110の(111)面から中心ナノワイヤ131を成長させ(図6B)、次いで中心ナノワイヤ131の側面に複数の被覆層を形成する(図6C)。このとき、中心ナノワイヤ131を成長させる前に、 交互原料供給変調法により基板110の(111)面にIII-V族化合物半導体の薄膜を 形成することが好ましい。

【0050】

[交互原料供給変調法]

基板110にIII族元素を含む原料ガスとV族元素を含む原料ガスとを交互に提供して (以下「交互原料供給変調法」という)、絶縁膜120の開口部内に露出した(111) A面または(111)B面にIII-V族化合物半導体の薄膜を形成する。この交互原料供 給変調法による薄膜形成は、中心ナノワイヤ131を成長させるために必要な温度よりも 低い温度にて行われることが好ましい。たとえば、交互原料供給変調法による薄膜形成は 、約400 で行うか、または400 から昇温しながら行えばよい。

【0051】

具体的には、基板110に(111)A面が形成されている場合は、まずIII族元素を 含む原料ガスを供給し、その後V族元素を含む原料ガスを供給する。さらに、III族元素 を含む原料ガスとV族元素を含む原料ガスとを交互に繰り返し供給する。一方、基板11 0に(111)B面が形成されている場合は、まずV族元素を含む原料ガスを供給し、そ の後III族元素を含む原料ガスを供給する。さらに、V族元素を含む原料ガスとIII族元素 を含む原料ガスとを交互に繰り返し供給する。

【0052】

V族元素を含む原料ガスの供給時間およびIII族元素を含む原料ガスの供給時間は、それぞれ数秒程度であればよい。また、V族元素を含む原料ガスの供給とIII族元素を含む 原料ガスの供給との間に、数秒のインターバルを設けることが好ましい。III - V族化合物半導体の薄膜が所望の厚さになるまで、V族元素を含む原料ガスとIII族元素を含む原 料ガスとを交互に供給すればよい。何回か繰り返してガスを供給することにより、III -V化合物半導体の薄膜が形成される。 10

20

30

【0053】

この交互原料供給変調法は、基板110の(111)1×1面を(111)A面または (111)B面に変換したときに変換できなかった部位があったとしても、(111)A 面または(111)B面を再形成することができるという補償効果もある。交互原料供給 変調法により、IV族元素とIII族元素またはV族元素とが結合するからである。

【0054】

この後、中心ナノワイヤ131を成長させるために基板温度を上げるが、交互原料供給 変調法により形成されたIII-V化合物半導体の薄膜は、基板に吸着したIII族元素やIV族 元素が熱で乖離することを防ぐ。

【 0 0 5 5 】

[中心ナノワイヤの形成]

10

III - V化合物半導体の薄膜を形成した後に、基板110の(111)面から絶縁膜1 20の開口部を通してIII - V族化合物半導体からなる中心ナノワイヤ131を成長させる(図6B)。中心ナノワイヤ131の成長は、例えば有機金属化学気相エピタキシ法(以下「MOVPE法」ともいう)や、分子線エピタキシ法(以下「MBE法」ともいう)などにより行われる。好ましくは、中心ナノワイヤ131の成長は、MOVPE法により行われる。なお、絶縁膜120の開口部以外の領域では、絶縁膜120により中心ナノワイヤ131の成長は阻害される。

[0056]

MOVPE法による中心ナノワイヤ131の形成は、通常のMOVPE装置を用いて行 20 うことができる。つまり、所定の温度かつ減圧条件下で、III族元素を含む原料ガスおよ びV族元素を含む原料ガスを提供すればよい。たとえば、InAsナノワイヤを形成する ときは、約540 でトリメチルインジウムおよび水素化ヒ素を含むガスを提供すればよ い。また、GaAsナノワイヤを形成するときは、約750 でトリメチルガリウムおよ び水素化ヒ素を含むガスを提供すればよい。また、InGaAsナノワイヤを形成すると きは、約670 でトリメチルインジウム、トリメチルガリウムおよび水素化ヒ素を含む ガスを提供すればよい。

【 0 0 5 7 】

以上の手順によりIII - V族化合物半導体からなる中心ナノワイヤ131を、その長軸 が(111)面に対して垂直になるように基板110の(111)面上に形成することが できる。このようにして形成された中心ナノワイヤ131と基板110の(111)面と の接合界面は、基本的に無転位かつ無欠陥である。

【0058】

形成された中心ナノワイヤ131の少なくとも第2領域133は、基板110とは異な る第2の導電型(p型またはn型)にドープされる。たとえば、MOVPE法でIII-V 族化合物半導体ナノワイヤを形成している間にドーピングガスまたはドーピング有機金属 を供給することで、中心ナノワイヤ131にp型ドーパントまたはn型ドーパントをドー プすることができる。ドーピングガスおよびドーピング有機金属の種類は、p型にドープ する場合はC、ZnまたはTeを含むものであれば特に限定されず、n型にドープする場 合はC、Si、Ge、Sn、O、S、SeまたはTeを含むものであれば特に限定されな い。たとえば、中心ナノワイヤ131の第1領域132を形成した後に、VI族原子を含む ガスまたは有機金属材料と中心ナノワイヤ131の材料とを同時に供給することで、第2 領域133となるp型のIII-Ⅴ族化合物半導体ナノワイヤを形成することができる。同 様に、MOVPE法で中心ナノワイヤ131の第1領域132を形成した後に、IV族原子 を含むガスまたは有機金属材料と中心ナノワイヤ131の材料とを同時に供給することで 、 第 2 領域 1 3 3 となる n 型のIII - V 族化合物半導体ナノワイヤを形成することができ る。この他にも、中心ナノワイヤ131の第2領域133となる部分に対してVI族原子か らなるイオンを打ち込むことで、第2領域133をp型とすることができる。同様に、中 心ナノワイヤ131の第2領域133となる部分に対してIV族原子からなるイオンをイオ ン注入法で打ち込むことで、第2領域133をn型とすることができる。

30

[0059]

本実施の形態に係るトンネル電界効果トランジスタ100では、トンネル電界効果トランジスタ(TFET)構造における立ち上がり電圧と、高電子移動度トランジスタ(HEMT)構造における閾値電圧とが一致する必要がある。これを達成するために、中心ナノワイヤ131の第1領域132の不純物密度を制御して、HEMT構造における閾値電圧と一致するようにTFET構造における立ち上がり電圧を調整する。たとえば、中心ナノワイヤ131の第1領域132を形成している間に第1の導電型のドーパントを断続的にドープすることで(パルスドーピング)、TFET構造における立ち上がり電圧をシフトさせることができる(国際公開第2015/022777号)。この場合、第1領域13 2における第1の導電型のドーパントの密度は、第1領域132における第2の導電型のドーパントの密度未満である。このようにパルスドーピングを利用して第1領域132の不純物密度を制御することで、TFET構造における立ち上がり電圧を調整することができる。

(15)

【 0 0 6 0 】

[被覆層の形成]

中心ナノワイヤ131を形成した後に、中心ナノワイヤ131の側面に被覆層を形成す る(図6C)。より具体的には、中心ナノワイヤ131の側面にバリア層134を形成し 、次いでバリア層134の上に変調ドープ層135およびキャップ層136(または、第 1スペーサー層137、変調ドープ層135、第2スペーサー層138およびキャップ層 136)をこの順番で積層させる。被覆層の形成は、例えば有機金属化学気相エピタキシ 法(以下「MOVPE法」ともいう)や、分子線エピタキシ法(以下「MBE法」ともい う)などにより行われる。作業工程を減らす観点からは、被覆層の形成方法は、中心ナノ ワイヤ131の製造方法と同じであることが好ましい。

【0061】

中心ナノワイヤ131の側面に被覆層を形成するためには、中心ナノワイヤ131の長 さ方向よりも動径方向の成長を促進させることが好ましい。動径方向の成長を促進させる には、基板110の温度を中心ナノワイヤ131を成長させた際の温度から50~200 程度低下させればよい。これにより、中心ナノワイヤ131の側面における成長速度が 中心ナノワイヤ131の長さ方向の成長速度よりも大きくなり、中心ナノワイヤ131の 側面に被覆層を形成する横方向成長を実現できる。縦方向の成長は、完全に阻害されてい なければならないわけではない。中心ナノワイヤ131の上側の端面を被覆するように被 覆層が形成された場合は、機械研磨などにより中心ナノワイヤ131および各被覆層の端 面を露出させればよい。

【 0 0 6 2 】

バリア層134(、第1スペーサー層137)、変調ドープ層135(、第2スペーサ 一層138)およびキャップ層136を順に形成するには、被覆層の形成過程において供 給する原料ガスの種類を切り替えればよい。たとえば、InGaAsからなる中心ナノワ イヤ131側から動径方向にInP(バリア層134)、 -ドーピングInAlAs(変調ドープ層135)、InGaAs(キャップ層136)の順で積層した構造(図3A 参照)の被覆層を形成するには、トリメチルインジウムガスおよびターシャルブチルホス フィンガスを供給して580 でInP(バリア層134)を成長させ;次いでトリメチ ルインジウムガス、トリメチルアルミニウムガス、水素化ヒ素ガスおよびモノシランガス を供給して580 でInAIAs(変調ドープ層135)を成長させ;次いでトリメチ ルインジウムガス、トリメチルガリウムガスおよび水素化ヒ素ガスを供給して580 で InGaAs(キャップ層136)を成長させればよい。また、InGaAsからなる中 心ナノワイヤ131側から動径方向にInP(バリア層134)、InA1As(第1ス ペーサー層137)、 -ドーピングINAlAs(変調ドープ層135)、INAlA s (第 2 スペーサー層 1 3 8)、 I n G a A s (キャップ層 1 3 6)の順で積層した構造 (図3B参照)の被覆層を形成するには、トリメチルインジウムガスおよびターシャルブ チルホスフィンガスを供給して580 でInP(バリア層134)を成長させ;次いで 10

20

トリメチルインジウムガス、トリメチルアルミニウムガスおよび水素化ヒ素ガスを供給し て580 でInAlAs(第1スペーサー層137)を成長させ;次いでトリメチルイ ンジウムガス、トリメチルアルミニウムガス、水素化ヒ素ガスおよびモノシランガスを供 給して580 でInAlAs(変調ドープ層135)を成長させ;次いでトリメチルイ ンジウムガス、トリメチルアルミニウムガスおよび水素化ヒ素ガスを供給して580 で In Al As (第2スペーサー層138)を成長させ;次いでトリメチルインジウムガス 、トリメチルガリウムガスおよび水素化ヒ素ガスを供給して580 でInGaAs(キ ャップ層136)を成長させればよい。

[0063]

10 変調ドープ層135は、第2の導電型(n型またはp型)にドープされる。バリア層1 34およびキャップ層136は、第2導電型(p型またはn型)にドープされることもあ れば、ドープされないこともある。第1スペーサー層137および第2スペーサー層13 8 は、第 1 導電型(n型またはp型)または第 2 導電型(p型またはn型)にドープされ ることもあれば、ドープされないこともある。MOVPE法でⅣ族原子を含むガスまたは 有機金属材料と被覆層の材料とを同時に供給することで、n型の被覆層を形成することが できる。同様に、VI族原子を含むガスまたは有機金属材料と被覆層の材料とを同時に供給 することで、p型の被覆層を形成することができる。ドーピングガスおよびドーピング有 機金属の種類は、n型にドープする場合はC、Si、Ge、Sn、O、S、SeまたはT eを含むものであれば特に限定されず、 p 型にドープする場合は C 、 Z n または T e を含 むものであれば特に限定されない。キャリアの濃度は、特に限定されず、1×10¹⁶~ 20 $5 \times 10^{20} \text{ cm}^{-3}$ 程度であればよい。

[0064]

3) ゲート電極の形成

第3ステップでは、ゲート電極170を形成する(図7A)。具体的には、中心ナノワ イヤ131の側面にゲート絶縁膜160を形成し、その上にゲート電極170を形成する 。ゲート絶縁膜160を形成する方法は、特に限定されない。たとえば、ALD法などを 用いて酸化シリコン(SiO。)、酸化アルミニウム(A1。O。)、酸化ハフニウム(HfO2)、酸化ジルコニウム(ZrO2)または酸化ランタン(La2O3)からなる 膜を形成すればよい。また、ゲート電極160を形成する方法も、特に限定されない。た とえば、フォトリソグラフィー法を用いて、電極形成予定部位以外の領域をレジスト膜で マスクし、金や白金、チタン、クロム、アルミニウム、パラジウム、モリブデンなどの金 属またはポリシリコンなどの半導体を蒸着させ、レジスト膜を除去(リフトオフ)すれば よい。また、チタンを蒸着させた後、さらに金を蒸着させて重層して、二層構造の電極と してもよい。ゲート電極170を形成した後に、コアマルチシェルナノワイヤ130、ゲ ート絶縁膜160およびゲート電極170を保護する絶縁保護膜180を形成してもよい 。絶縁保護膜180は、例えば絶縁樹脂からなる膜である。

[0065]

4)ソース電極およびドレイン電極の形成

第4ステップでは、ソース電極140およびドレイン電極150を形成する(図7B) 。ソース電極140およびドレイン電極150を形成する方法は、特に限定されない。た とえば、ゲート電極170と同様にフォトリソグラフィー法を用いて形成すればよい。 [0066]

以上の手順により、本実施の形態に係るトンネル電界効果トランジスタ100を製造す ることができる。

[0067]

本実施の形態に係るトンネル電界効果トランジスタ100の製造方法は、金属触媒を用 いずにコアマルチシェルナノワイヤ130を形成するため、金属汚染の影響を受けること なく高品位の結晶構造でデバイスを形成することができる。また、本実施の形態に係るト ンネル電界効果トランジスタ100の製造方法は、IV族半導体およびIII-V族化合物半 導体の種類を適宜選択することで、精密なドーピング技術を用いることなく所望の特性を

30

有するトンネル電界効果トランジスタを製造することができる。さらに、本実施の形態に 係るトンネル電界効果トランジスタ100の製造方法では、InGaAsなどの混晶半導 体からなる中心ナノワイヤ131を形成する場合、In組成を変化させるのみで接合界面 のバンド不連続性が互いに反対の性質を示すようになる。したがって、この性質を利用す ることで、III-V族化合物半導体からなる中心ナノワイヤ131を1回成長させるのみ で、異なるスイッチ特性を示すトンネル電界効果トランジスタ100を製造することがで きる。

[0068]

なお、ここまで、本発明に係るトンネル電界効果トランジスタの一例としてIV族半導体 からなる基板と、III - V族化合物半導体からなるコアマルチシェルナノワイヤとを含む 電界効果トランジスタについて説明してきたが、本発明に係るトンネル電界効果トランジ スタは、これに限定されない。前述のとおり、本発明に係るトンネル電界効果トランジス タは、トンネル電界効果トランジスタ(TFET)構造および高電子移動度トランジスタ (HEMT)構造の両方を有していれば、例えばFinFETや立体ゲート構造を有する HEMTなどのような構造であってもよい。本発明に係るトンネル電界効果トランジスタ は、例えば、現在市販されているような通信用のHEMTや車載用のA1GaN/GaN パワーHEMTなどの代わりに使用されうる。

【実施例】

【0069】

以下、本発明について実施例を参照して詳細に説明するが、本発明はこれらの実施例に ²⁰ より限定されない。

【0070】

1.本発明に係るトンネル電界効果トランジスタの作製

(1) T F E T - 1の作製(実施例)

p型シリコン(111)基板(キャリア濃度:7×10¹⁸ cm⁻³)を、熱酸化処理 して、表面に膜厚20nmの酸化シリコン膜を形成した。電子線ビームリソグラフィーお よびウェットケミカルエッチングにより酸化シリコン膜に周期的に開口部を形成して、シ リコン基板の表面を露出させた。開口部の形状は六角形とし、開口部の大きさ(外接円の 直径)は30nmとした。

[0071]

開口部を形成した基板を減圧横型MOVPE装置(HR2339;大陽日酸株式会社) にセットした。シリコン基板の温度を925 に上昇させて5分間維持することで、シリ コン基板の開口部表面に形成された自然酸化膜を除去した。次いで、シリコン基板の温度 を925 から400 に低下させた。水素化ヒ素を水素ガス(キャリアガス)とともに 供給した。水素化ヒ素の分圧は1.3×10⁻⁴ atmとした。

【0072】

次に、交互原料供給変調法によりシリコン基板の開口部にInGaAsの薄膜を形成した。具体的には、トリメチルインジウムおよびトリメチルガリウムの供給を1秒間、水素ガスによるインターバルを2秒間、水素化ヒ素の供給を1秒間、水素ガスによるインターバルを2秒間の組合せを1サイクルとして、2分間かけて20回繰り返した。トリメチルインジウムの分圧は4.7×10⁻⁷ atmとし、トリメチルガリウムの分圧は5.7×10⁻⁷ atmとし、水素化ヒ素の分圧は1.3×10⁻⁴ atmとした。 【0073】

次に、シリコン基板の温度を上昇させた後、MOVPE法により、太さ(外接円の直径)30nm、長さ1.2µmのIn_{0.7}Ga_{0.3}Asナノワイヤ(中心ナノワイヤ)を 成長させた。具体的には、シリコン基板の温度を400 から670 に上昇させた後、 トリメチルインジウム、トリメチルガリウムおよび水素化ヒ素を水素ガスとともに供給し て、長さ100nmのIn_{0.7}Ga_{0.3}Asナノワイヤ(第1の領域)を成長させた。 このとき、トリメチルインジウム、トリメチルガリウムおよび水素化ヒ素の連続供給に併 せて、ジエチル亜鉛を断続的に供給した。ジエチル亜鉛の供給では、ジエチル亜鉛の供給 30

を1秒間、インターバルを29秒間の組み合わせを1サイクルとして、30回サイクルを 繰り返した。トリメチルインジウムの分圧は4.7×10⁻⁷ atmとし、トリメチルガ リウムの分圧は5.7×10⁻⁷ atmとし、水素化ヒ素の分圧は1.3×10⁻⁴ atm とし、ジエチル亜鉛の分圧は3.0×10⁻⁷ atmとした。第1の領域におけるドーパ ント(Zn)の濃度は1×10¹⁵ cm⁻³ であった。続いて、トリメチルインジウム、 トリメチルガリウム、水素化ヒ素およびモノシランを水素ガスとともに供給して、長さ1 .1 μ mのn型In_{0.7}Ga_{0.3}Asナノワイヤ(第2の領域)を成長させた。トリメ チルインジウムの分圧は4.9×10⁻⁷ atmとし、トリメチルガリウムの分圧は5.7 ×10⁻⁷ atmとし、水素化ヒ素の分圧は1.3×10⁻⁴ atmとし、モノシランの 分圧は7×10⁻⁸ atmとした。第2の領域におけるドーパント(Si)の濃度は5× 10¹⁸ cm⁻³ であった。

(18)

【0074】

次に、 In 0,7 G a 0,3 A s ナノワイヤ (中心ナノワイヤ)の周囲 (主として側面) に、InP層(バリア層)、In_{0.5}Al_{0.5}As層(第1スペーサー層)、 -ドー ピングInA1As層(変調ドープ層)、In。 、A1。 、As層(第2スペーサー層)、 In_{0.7}Ga_{0.3}As層(キャップ層)をこの順番で形成した(図3B参照)。具 体的には、シリコン基板の温度を580 として、トリメチルインジウムガスおよびター シャルブチルホスフィンガスを水素ガスとともに供給して、 In _{0.7} G a _{0.3} A s ナノ ワイヤ(中心ナノワイヤ)の側面に膜厚5 n m の I n P 層(バリア層)を形成した。次い で、トリメチルインジウムガス、トリメチルアルミニウムガスおよび水素化ヒ素ガスを水 素ガスとともに供給して、InP層(バリア層)の上に膜厚2.5nmのIn。 5Al。 、As層(第1スペーサー層)を形成した。次いで、トリメチルインジウムガス、トリ メチルアルミニウムガス、水素化ヒ素ガスおよびモノシランガスを水素ガスとともに供給 して、In。 5 Al。 5 As層(第1スペーサー層)の上に膜厚5nmの -ドーピン グInA1As層(変調ドープ層)を形成した。次いで、トリメチルインジウムガス、ト リメチルアルミニウムガスおよび水素化ヒ素ガスを水素ガスとともに供給して、 - ドー ピングInAlAs層(変調ドープ層)の上に膜厚2.5nmのIn。 sAl。 sAs 層(第2スペーサー層)を形成した。最後に、トリメチルインジウムガス、トリメチルガ リウムガスおよび水素化ヒ素ガスを水素ガスとともに供給して、 In _{0.5} Al _{0.5} As 層(第2スペーサー層)の上に膜厚5nmのIn_{のフ}Ga_{の3}As層(キャップ層)を 形成した。トリメチルインジウムの分圧は 3.6×10⁻⁶ atmとし、ターシャルブチ ルホスフィンの分圧は1.2×10⁻⁴ atmとし、トリメチルアルミニウムの分圧は7. 5 × 1 0⁻⁷ a t m とし、水素化ヒ素の分圧は 1.3 × 1 0⁻⁴ a t m とし、モノシラン の分圧は1.2×10⁻⁷atmとし、トリメチルガリウムの分圧は8.2×10⁻⁷at mとした。 - ドーピングINAIAS層(変調ドープ層)のキャリア濃度は、1×10 ¹⁹ cm⁻³とした。

[0075]

これらの工程により、太さ(外接円の直径)70nm、長さ1.2µmのコアマルチシ ェルナノワイヤがシリコン基板表面に形成された。図10は、コアマルチシェルナノワイ ヤが周期的に配列されたシリコン基板の走査電子顕微鏡写真(斜視像)である。図10に 示されるように、コアマルチシェルナノワイヤの長軸は、シリコン基板の表面に対して垂 直であった。

[0076]

コアマルチシェルナノワイヤの側面にゲート絶縁膜を形成し、さらにその上にゲート電 極を形成した。具体的には、ALD法により、膜厚14nmのHf_{0.8}Al_{0.2}O膜(ゲート絶縁膜)を形成した。その後、高周波スパッタリング法により、コアマルチシェル ナノワイヤのシリコン基板側の部分に膜厚100nmのW膜(ゲート電極)を形成した。 コアマルチシェルナノワイヤの長軸方向に沿ったゲート電極の長さは、150nmであっ た。

[0077]

50

10

20

30

次に、シリコン基板上に絶縁樹脂(BCB樹脂)膜を形成して、シリコン基板上のコア マルチシェルナノワイヤなどを絶縁樹脂中に包埋した。次いで、反応性イオンエッチング により絶縁樹脂の上側の一部を除去して、In_{0.7}Ga_{0.3}Asナノワイヤ(中心ナノ ワイヤ)の先端を露出させた。

【0078】

次に、 In_{0.7} Ga_{0.3} Asナノワイヤ(中心ナノワイヤ)が露出した面にドレイン 電極として膜厚120nmのTi(20nm)/Pd(20nm)/Au(100nm) 多層膜を形成した。また、シリコン基板上にソース電極として膜厚50nmのTi(20 nm)/Au(30nm)多層膜を形成した。

【0079】

以上の手順により、本発明に係るトンネル電界効果トランジスタであるTFET - 1を 作製した(図2および図3B参照)。このトンネル電界効果トランジスタに含まれるHE MT構造のバンド図(V_G=0.50V)を図11に示す。

[0080]

(2) T F E T - 2の作製(比較例)

In_{0.7} Ga_{0.3} Asナノワイヤ(中心ナノワイヤ)の側面上に変調ドープ層などの 各被覆層を形成しなかった点を除いてはTFET - 1と同様の手順で、比較用のトンネル 電界効果トランジスタであるTFET - 2を作製した。In_{0.7} Ga_{0.3} Asナノワイ ヤ(中心ナノワイヤ)の太さ(外接円の直径)は30 nmであった。

[0081]

以上の手順により、TFET-1およびTFET-2の2つのトンネル電界効果トラン ジスタを作製した。TFET-1は、トンネル電界効果トランジスタ(TFET)構造お よび高電子移動度トランジスタ(HEMT)構造の両方を有している。一方、TFET-2は、トンネル電界効果トランジスタ(TFET)構造を有するが、高電子移動度トラン ジスタ(HEMT)構造を有していない。

【0082】

3.電気特性の評価

上記工程により作製された2つのトンネル電界効果トランジスタの電気特性を測定した

【0083】

図12は、TFET-1(実施例)およびTFET-2(比較例)におけるドレイン電流(I_DS)とサブスレッショルド係数との関係を示すグラフである。このグラフに示されるように、実施例のTFET-1のサブスレッショルド係数は、60mV/桁以下(40mV/桁)であった。この結果から、本発明に係るトンネル電界効果トランジスタは、MOSFETのサブスレッショルド係数の理論的最小値の60mV/桁以下の小さなサブスレッショルド係数で動作可能であることがわかる。

【0084】

図13Aは、TFET - 1 (実施例)におけるゲート電圧(V_G)とドレイン電流(I D_S)との関係を示すグラフである(V_{DS}=0.05,0.10,0.25,0.50,1 .00V)。図13Bは、TFET - 1 (実施例)におけるドレイン電圧(V_{DS})とドレイン電流(I_{DS})との関係を示すグラフである(V_G=-0.40~0.70V、0.05V刻み)。図14Aは、TFET - 2 (比較例)におけるゲート電圧(V_G)とドレイン電流(I_{DS})との関係を示すグラフである(V_{DS}=0.05,0.10,0.25,0.50,1.00V)。図14Bは、TFET - 2 (比較例)におけるドレイン電圧(V_{DS})とドレイン電流(I_{DS})との関係を示すグラフである(V_G=-0.8~1.20V、0.10V刻み)。

【0085】

図14Aおよび図14Bに示されるように、高電子移動度トランジスタ(HEMT)構造を有していない比較例のTFET-2では、ドレイン電圧(V_{DS})が0.5 Vの場合、ON電流は4nA/µm程度であった。一方、図13Aおよび図13Bに示されるよう

10



に、高電子移動度トランジスタ(HEMT)構造を有している実施例のTFET-1では 、ドレイン電圧(V_{DS})が0.5 Vの場合、ON電流は3.5 µA / µm程度(875倍)であった。この結果から、本発明に係るトンネル電界効果トランジスタは、電流値が大きいことがわかる。

【0086】

本出願は、2015年9月30日出願の特願2015-193196に基づく優先権を 主張する。当該出願明細書および図面に記載された内容は、すべて本願明細書に援用され る。

【産業上の利用可能性】

[0087]

10

20

本発明の電界効果トランジスタは、例えば半導体マイクロプロセッサおよび高集積回路 に形成されるスイッチ素子として有用である。

- 【符号の説明】 【0088】
 - 100 トンネル電界効果トランジスタ
 - 110 基板
 - 120 絶縁膜
 - 130 コアマルチシェルナノワイヤ
 - 131 中心ナノワイヤ
 - 132 第1領域
 - 133 第2領域
 - 134 バリア層
 - 135 変調ドープ層
 - 136 キャップ層
 - 137 第1スペーサー層
 - 138 第2スペーサー層
 - 140 ソース電極
 - 150 ドレイン電極
 - 160 ゲート絶縁膜
 - 170 ゲート電極
 - 180 絶縁保護膜





【図3】



図3A



図3B





120

110

【図6】





図6B



【図7】









【図8】





【図10】





【図11】

【図12】







【図14】





フロントページの続き

(51)Int.CI.			FΙ		
H 0 1 L	21/28	(2006.01)	H 0 1 L	21/20	
H 0 1 L	29/41	(2006.01)	H 0 1 L	21/28	301B
H 0 1 L	29/417	(2006.01)	H 0 1 L	29/44	S
B 8 2 Y	30/00	(2011.01)	H 0 1 L	29/50	М
			H 0 1 L	29/50	J
			B 8 2 Y	30/00	

審査官 市川 武宜

(56)参考文献 特開2013-187291(JP,A) 特開平08-186271(JP,A) 国際公開第2015/022777(WO,A1) 特開2013-110160(JP,A) 特開2015-118968(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0 1 L 21/336 30/00 B 8 2 Y 21/20 H 0 1 L H 0 1 L 21/28 H01L 29/06 H 0 1 L 29/41 H 0 1 L 29/417 H01L 29/66 29/78 H 0 1 L