

(19) 日本国特許庁(JP)

## (12) 特許公報(B2)

(11) 特許番号

特許第6553713号  
(P6553713)

(45) 発行日 令和1年7月31日(2019.7.31)

(24) 登録日 令和1年7月12日(2019.7.12)

(51) Int.Cl.

F 1

H03K 3/353 (2006.01)

H03K 3/353

A

G11C 11/412 (2006.01)

G11C 11/412

G11C 11/417 (2006.01)

G11C 11/417 100

請求項の数 12 (全 30 頁)

(21) 出願番号 特願2017-509877 (P2017-509877)  
 (86) (22) 出願日 平成28年3月24日 (2016.3.24)  
 (86) 国際出願番号 PCT/JP2016/059453  
 (87) 国際公開番号 WO2016/158691  
 (87) 国際公開日 平成28年10月6日 (2016.10.6)  
 審査請求日 平成29年10月5日 (2017.10.5)  
 (31) 優先権主張番号 特願2015-75481 (P2015-75481)  
 (32) 優先日 平成27年4月1日 (2015.4.1)  
 (33) 優先権主張国 日本国 (JP)

(73) 特許権者 503360115  
 国立研究開発法人科学技術振興機構  
 埼玉県川口市本町四丁目1番8号  
 (74) 代理人 100087480  
 弁理士 片山 修平  
 (72) 発明者 菅原 聰  
 神奈川県横浜市緑区長津田町4259 国立大学法人東京工業大学内  
 (72) 発明者 山本 修一郎  
 神奈川県横浜市緑区長津田町4259 国立大学法人東京工業大学内  
 審査官 工藤 一光

最終頁に続く

(54) 【発明の名称】電子回路

## (57) 【特許請求の範囲】

## 【請求項 1】

各々、第1電源電圧が供給される第1電源と前記第1電源電圧より低い第2電源電圧が供給される第2電源との間に接続され、伝達特性にヒステリシスを有する第1モードと伝達特性にヒステリシスがない第2モードとが切り替わる第1インバータ回路および第2インバータ回路を備え、前記第1インバータ回路の出力ノードが前記第2インバータ回路の入力ノードに接続され前記第2インバータ回路の出力ノードが前記第1インバータ回路の入力ノードに接続されるようにループ状に接続された双安定回路と、

前記第1インバータ回路および前記第2インバータ回路を前記第1モードとする第1信号として、第1制御ノードに第1レベルを出力しつつ第2制御ノードに前記第1レベルより高い第2レベルを出力し、前記第1インバータ回路および前記第2インバータ回路を前記第2モードとする第2信号として、前記第1制御ノードに第3レベルを出力し、かつ前記第2制御ノードに前記第3レベルより低い第4レベルを出力する制御回路と、

前記第1インバータ回路および前記第2インバータ回路が前記第1モードのとき前記第1電源電圧と前記第2電源電圧の差である電源電圧として第1電圧を供給し、前記第1インバータ回路および前記第2インバータ回路が前記第2モードのとき前記電源電圧として前記第1電圧より高い第2電圧を供給する電源供給回路と、  
 を具備し

前記第1インバータ回路および前記第2インバータ回路は、

ソースが前記第1電源にドレインが出力ノードに接続されるように前記第1電源と前記

出力ノードとの間に互いに直列に接続され、ゲートが共通に入力ノードに接続された複数の第1PチャネルFETと、

ソースが前記第2電源にドレインが前記出力ノードに接続されるように前記第2電源と前記出力ノードとの間に前記互いに直列に接続され、ゲートが共通に入力ノードに接続された複数の第1NチャネルFETと、

前記複数の第1PチャネルFET間に設けられた第1中間ノードにソースおよびドレンの一方が接続され、ゲートが前記出力ノードに接続され、前記ソースおよび前記ドレンの他方が前記第1制御ノードに接続された第2PチャネルFETと、

前記複数の第1NチャネルFET間に設けられた第2中間ノードにソースおよびドレンの一方が接続され、ゲートが前記出力ノードに接続され、前記ソースおよび前記ドレンの他方が前記第2制御ノードに接続された第2NチャネルFETと、

を備えることを特徴とする電子回路。

【請求項2】

各々、第1電源電圧が供給される第1電源と前記第1電源電圧より低い第2電源電圧が供給される第2電源との間に接続され、伝達特性にヒステリシスを有する第1モードと伝達特性にヒステリシスがない第2モードとが切り替わる第1インバータ回路および第2インバータ回路を備え、前記第1インバータ回路の出力ノードが前記第2インバータ回路の入力ノードに接続され前記第2インバータ回路の出力ノードが前記第1インバータ回路の入力ノードに接続されるようにループ状に接続された双安定回路と、

前記第1インバータ回路および前記第2インバータ回路を前記第1モードとする第1信号として、制御ノードに第1レベルを出力し、前記第1インバータ回路および前記第2インバータ回路を前記第2モードとする第2信号として、前記制御ノードに前記第1レベルより低い第2レベルを出力する制御回路と、

前記第1インバータ回路および前記第2インバータ回路が前記第1モードのとき前記第1電源電圧と前記第2電源電圧の差である電源電圧として第1電圧を供給し、前記第1インバータ回路および前記第2インバータ回路が前記第2モードのとき前記電源電圧として前記第1電圧より高い第2電圧を供給する電源供給回路と、

を具備し、

前記第1インバータ回路および前記第2インバータ回路は、

ソースが前記第1電源にドレインが出力ノードに接続され、ゲートが入力ノードに接続された第1PチャネルFETと、

ソースが前記第2電源にドレインが前記出力ノードに接続されるように前記第2電源と前記出力ノードとの間に互いに直列に接続され、ゲートが共通に入力ノードに接続された複数の第1NチャネルFETと、

前記複数の第1NチャネルFET間に設けられた中間ノードにソースおよびドレンの一方が接続され、ゲートが前記出力ノードに接続され、前記ソースおよび前記ドレンの他方が前記制御ノードに接続された第2NチャネルFETと、

【請求項3】

各々、第1電源電圧が供給される第1電源と前記第1電源電圧より低い第2電源電圧が供給される第2電源との間に接続され、伝達特性にヒステリシスを有する第1モードと伝達特性にヒステリシスがない第2モードとが切り替わる第1インバータ回路および第2インバータ回路を備え、前記第1インバータ回路の出力ノードが前記第2インバータ回路の入力ノードに接続され前記第2インバータ回路の出力ノードが前記第1インバータ回路の入力ノードに接続されるようにループ状に接続された双安定回路と、

前記第1インバータ回路および前記第2インバータ回路を前記第1モードとする第1信号として、制御ノードに第1レベルを出力し、前記第1インバータ回路および前記第2インバータ回路を前記第2モードとする第2信号として、前記制御ノードに前記第1レベルより高い第2レベルを出力する制御回路と、

前記第1インバータ回路および前記第2インバータ回路が前記第1モードのとき前記第

10

20

30

40

50

1電源電圧と前記第2電源電圧の差である電源電圧として第1電圧を供給し、前記第1インバータ回路および前記第2インバータ回路が前記第2モードのとき前記電源電圧として前記第1電圧より高い第2電圧を供給する電源供給回路と、  
を具備し、

前記第1インバータ回路および前記第2インバータ回路は、

ソースが前記第1電源にドレインが出力ノードに接続されるように前記第1電源と前記出力ノードとの間に互いに直列に接続され、ゲートが共通に入力ノードに接続された複数の第1PチャネルFETと、

ソースが前記第2電源にドレインが前記出力ノードに接続され、ゲートが入力ノードに接続された第1NチャネルFETと、

前記複数の第1PチャネルFET間に設けられた中間ノードにソースおよびドレインの一方が接続され、ゲートが前記出力ノードに接続され、前記ソースおよび前記ドレインの他方が前記制御ノードに接続された第2PチャネルFETと、  
を備えることを特徴とする電子回路。

#### 【請求項4】

前記双安定回路は、前記第1モードにおいてデータを保持しデータの書き込みおよび読み出しが行なわれず、前記第2モードにおいてデータの書き込みおよび読み出しが行なわれることを特徴とする請求項1から3のいずれか一項記載の電子回路。  
10

#### 【請求項5】

前記電源供給回路は、前記制御回路が前記第1信号を出力した後に、前記第2電圧を前記第1電圧に切り替え、前記制御回路が前記第2信号を出力する前に、前記第1電圧を前記第2電圧に切り替えることを特徴とする請求項1から4のいずれか一項記載の電子回路。  
20

#### 【請求項6】

前記第1インバータ回路および第2インバータ回路は、前記第1モード、前記第2モード、および第3モードに切り替わり、

前記第3モードは、前記第1モードより小さい前記ヒステリシスを有し、

前記制御回路は、前記第1インバータ回路および第2インバータ回路に、前記第1インバータ回路および第2インバータ回路を前記第3モードとする第3信号を出力し、

前記電源供給回路は、前記第1インバータ回路および第2インバータ回路が前記第3モードのとき前記電源電圧として前記第2電圧より低い第3電圧を供給することを特徴とする請求項1から5のいずれか一項記載の電子回路。  
30

#### 【請求項7】

前記第1インバータ回路および前記第2インバータ回路により形成されるループ内にクロック信号に同期しオンおよびオフするスイッチと、

前記第1インバータ回路および前記第2インバータ回路が前記第1モードのとき前記スイッチに前記クロック信号を供給せず、前記第1インバータ回路および前記第2インバータ回路が前記第2モードのとき前記スイッチに前記クロック信号を供給するクロック供給回路と、

を具備することを特徴とする請求項1から6のいずれか一項記載の電子回路。  
40

#### 【請求項8】

前記電源供給回路は、前記第1電源および前記第2電源の少なくとも一方と前記第1インバータ回路および前記第2インバータ回路との間に接続されたMOSFETを含むことを特徴とする請求項1から7のいずれか一項記載の電子回路。

#### 【請求項9】

第1電源電圧が供給される第1電源と前記第1電源電圧より低い第2電源電圧が供給される第2電源との間に接続され、伝達特性にヒステリシスを有する第1モードと伝達特性にヒステリシスがない第2モードとが切り替わり、

ソースが前記第1電源にドレインが出力ノードに接続されるように前記第1電源と前記出力ノードとの間に互いに直列に接続され、ゲートが共通に入力ノードに接続された複数  
50

の第 1 P チャネル F E T と、

ソースが前記第 2 電源にドレインが出力ノードに接続されるように前記第 2 電源と前記出力ノードとの間に互いに直列に接続され、ゲートが共通に前記入力ノードに接続された複数の第 1 N チャネル F E T と、

前記複数の第 1 P チャネル F E T 間に設けられた第 1 中間ノードにソースおよびドレインの一方が接続され、ゲートが前記出力ノードに接続され、前記ソースおよび前記ドレインの他方が第 1 制御ノードに接続された第 2 P チャネル F E T と、

前記複数の第 1 N チャネル F E T 間に設けられた第 2 中間ノードにソースおよびドレインの一方が接続され、ゲートが前記出力ノードに接続され、前記ソースおよび前記ドレインの他方が第 2 制御ノードに接続された第 2 N チャネル F E T と、

を備えるインバータ回路と、

前記インバータ回路を前記第 1 モードとする第 1 信号として、前記第 1 制御ノードに第 1 レベルを出力しあつ前記第 2 制御ノードに前記第 1 レベルより高い第 2 レベルを出力し、前記インバータ回路を前記第 2 モードとする第 2 信号として、前記第 1 制御ノードに第 3 レベルを出力し、かつ前記第 2 制御ノードに前記第 3 レベルより低い第 4 レベルを出力する制御回路と、

前記インバータ回路が前記第 1 モードのとき前記第 1 電源電圧と前記第 2 電源電圧との差である電源電圧として第 1 電圧を供給し、前記インバータ回路が前記第 2 モードのとき前記電源電圧として前記第 1 電圧より高い第 2 電圧を供給する電源供給回路と、  
を具備することを特徴とする電子回路。

#### 【請求項 10】

第 1 電源電圧が供給される第 1 電源と前記第 1 電源電圧より低い第 2 電源電圧が供給される第 2 電源との間に接続され、伝達特性にヒステリシスを有する第 1 モードと伝達特性にヒステリシスがない第 2 モードとが切り替わり、

ソースが前記第 1 電源にドレインが出力ノードに接続され、ゲートが入力ノードに接続された第 1 P チャネル F E T と、

ソースが前記第 2 電源にドレインが前記出力ノードに接続されるように前記第 2 電源と前記出力ノードとの間に互いに直列に接続され、ゲートが共通に前記入力ノードに接続された複数の第 1 N チャネル F E T と、

前記複数の第 1 N チャネル F E T 間に設けられた中間ノードにソースおよびドレインの一方が接続され、ゲートが前記出力ノードに接続され、前記ソースおよび前記ドレインの他方が制御ノードに接続された第 2 N チャネル F E T と、  
を備えるインバータ回路と、

前記インバータ回路を前記第 1 モードとする第 1 信号として、前記制御ノードに第 1 レベルを出力し、前記インバータ回路を前記第 2 モードとする第 2 信号として、前記制御ノードに前記第 1 レベルより低い第 2 レベルを出力する制御回路と、

前記インバータ回路が前記第 1 モードのとき前記第 1 電源電圧と前記第 2 電源電圧との差である電源電圧として第 1 電圧を供給し、前記インバータ回路が前記第 2 モードのとき前記電源電圧として前記第 1 電圧より高い第 2 電圧を供給する電源供給回路と、  
を具備することを特徴とする電子回路。

#### 【請求項 11】

第 1 電源電圧が供給される第 1 電源と前記第 1 電源電圧より低い第 2 電源電圧が供給される第 2 電源との間に接続され、伝達特性にヒステリシスを有する第 1 モードと伝達特性にヒステリシスがない第 2 モードとが切り替わり、

ソースが前記第 1 電源にドレインが出力ノードに接続されるように前記第 1 電源と前記出力ノードとの間に互いに直列に接続され、ゲートが共通に入力ノードに接続された複数の第 1 P チャネル F E T と、

ソースが前記第 2 電源にドレインが前記出力ノードに接続され、ゲートが前記入力ノードに接続された複数の第 1 N チャネル F E T と、

前記複数の第 1 P チャネル F E T 間に設けられた中間ノードにソースおよびドレインの

10

20

30

40

50

一方が接続され、ゲートが前記出力ノードに接続され、前記ソースおよび前記ドレインの他方が制御ノードに接続された第2PチャネルFETと、  
を備えるインバータ回路と、

前記インバータ回路を前記第1モードとする第1信号として、前記制御ノードに第1レベルを出力し、前記インバータ回路を前記第2モードとする第2信号として、前記制御ノードに前記第1レベルより高い第2レベルを出力する制御回路と、

前記インバータ回路が前記第1モードのとき前記第1電源電圧と前記第2電源電圧との差である電源電圧として第1電圧を供給し、前記インバータ回路が前記第2モードのとき前記電源電圧として前記第1電圧より高い第2電圧を供給する電源供給回路と、  
を具備することを特徴とする電子回路。

10

### 【請求項12】

前記インバータ回路を有する論理回路を具備することを特徴とする請求項9から11のいずれか一項記載の電子回路。

### 【発明の詳細な説明】

#### 【技術分野】

#### 【0001】

本発明は、電子回路に関し、例えばインバータ回路を有する電子回路に関する。

#### 【背景技術】

#### 【0002】

C M O S (Complementary Metal Oxide Semiconductor) 集積回路等の集積回路の消費電力を削減する技術として、例えばパワーゲーティング (PG) 技術がある。パワーゲーティング技術においては、電源遮断時の情報の保持が課題となる。このような情報の保持のため、記憶回路に不揮発性メモリ等の不揮発性回路を用いることが検討されている(特許文献1)。また、集積回路の消費電力を低減するため、低電圧駆動技術が検討されている。

20

#### 【先行技術文献】

#### 【特許文献】

#### 【0003】

【特許文献1】国際公開2013/172066号

#### 【発明の概要】

30

#### 【発明が解決しようとする課題】

#### 【0004】

しかしながら、従来C M O Sで構成されていた記憶回路に不揮発性メモリを用いると、システムの動作速度などの性能が劣化する、さらに、製造工程が複雑になる。また、ロジック回路の電源電圧を低減すると、トランジスタのバラツキ耐性とノイズ耐性などの回路性能が劣化し安定動作が難しくなる。

#### 【0005】

本発明は上記課題に鑑みなされたものであり、電子回路の消費電力を削減することを目的とする。

#### 【課題を解決するための手段】

40

#### 【0006】

本発明は、各々、第1電源電圧が供給される第1電源と前記第1電源電圧より低い第2電源電圧が供給される第2電源との間に接続され、伝達特性にヒステリシスを有する第1モードと伝達特性にヒステリシスがない第2モードとが切り替わる第1インバータ回路および第2インバータ回路を備え、前記第1インバータ回路の出力ノードが前記第2インバータ回路の入力ノードに接続され前記第2インバータ回路の出力ノードが前記第1インバータ回路の入力ノードに接続されるようにループ状に接続された双安定回路と、前記第1インバータ回路および前記第2インバータ回路を前記第1モードとする第1信号として、第1制御ノードに第1レベルを出力しつつ第2制御ノードに前記第1レベルより高い第2レベルを出力し、前記第1インバータ回路および前記第2インバータ回路を前記第2モードに接続する。

50

ドとする第2信号として、前記第1制御ノードに第3レベルを出力し、かつ前記第2制御ノードに前記第3レベルより低い第4レベルを出力する制御回路と、前記第1インバータ回路および前記第2インバータ回路が前記第1モードのとき前記第1電源電圧と前記第2電源電圧の差である電源電圧として第1電圧を供給し、前記第1インバータ回路および前記第2インバータ回路が前記第2モードのとき前記電源電圧として前記第1電圧より高い第2電圧を供給する電源供給回路と、を具備し前記第1インバータ回路および前記第2インバータ回路は、ソースが前記第1電源にドレインが出力ノードに接続されるように前記第1電源と前記出力ノードとの間に互いに直列に接続され、ゲートが共通に入力ノードに接続された複数の第1PチャネルFETと、ソースが前記第2電源にドレインが前記出力ノードに接続されるように前記第2電源と前記出力ノードとの間に互いに直列に接続され、ゲートが共通に入力ノードに接続された複数の第1NチャネルFETと、前記複数の第1PチャネルFET間に設けられた第1中間ノードにソースおよびドレインの一方が接続され、ゲートが前記出力ノードに接続され、前記ソースおよび前記ドレインの他方が前記第1制御ノードに接続された第2PチャネルFETと、前記複数の第1NチャネルFET間に設けられた第2中間ノードにソースおよびドレインの一方が接続され、ゲートが前記出力ノードに接続され、前記ソースおよび前記ドレインの他方が前記第2制御ノードに接続された第2NチャネルFETと、を備えることを特徴とする電子回路である。

## 【0007】

上記構成において、前記双安定回路は、前記第1モードにおいてデータを保持しデータの書き込みおよび読み出しが行なわれず、前記第2モードにおいてデータの書き込みおよび読み出しが行なわれる構成とすることができます。

## 【0008】

上記構成において、前記電源供給回路は、前記制御回路が前記第1信号を出力した後に、前記第2電圧を前記第1電圧に切り替え、前記制御回路が前記第2信号を出力する前に、前記第1電圧を前記第2電圧に切り替える構成とすることができます。

## 【0009】

上記構成において、前記第1インバータ回路および第2インバータ回路は、前記第1モード、前記第2モード、および第3モードに切り替わり、前記第3モードは、前記第1モードより小さい前記ヒステリシスを有し、前記制御回路は、前記第1インバータ回路および第2インバータ回路に、前記第1インバータ回路および第2インバータ回路を前記第3モードとする第3信号を出力し、前記電源供給回路は、前記第1インバータ回路および第2インバータ回路が前記第3モードのとき前記電源電圧として前記第2電圧より低い第3電圧を供給する構成とすることができます。

## 【0010】

上記構成において、前記第1インバータ回路および前記第2インバータ回路により形成されるループ内にクロック信号に同期しオンおよびオフするスイッチと、前記第1インバータ回路および前記第2インバータ回路が前記第1モードのとき前記スイッチに前記クロック信号を供給せず、前記第1インバータ回路および前記第2インバータ回路が前記第2モードのとき前記スイッチに前記クロック信号を供給するクロック供給回路と、を具備する構成とすることができます。

## 【0014】

上記構成において、前記電源供給回路は、前記第1電源および前記第2電源の少なくとも一方と前記第1インバータ回路および前記第2インバータ回路との間に接続されたMOSFETを含む構成とすることができます。

## 【0015】

本発明は、第1電源電圧が供給される第1電源と前記第1電源電圧より低い第2電源電圧が供給される第2電源との間に接続され、伝達特性にヒステリシスを有する第1モードと伝達特性にヒステリシスがない第2モードとが切り替わり、

ソースが前記第1電源にドレインが出力ノードに接続されるように前記第1電源と前記出力ノードとの間に互いに直列に接続され、ゲートが共通に入力ノードに接続された複数

10

20

30

40

50

の第 1 P チャネル F E T と、ソースが前記第 2 電源にドレインが前記出力ノードに接続されるように前記第 2 電源と前記出力ノードとの間に互いに直列に接続され、ゲートが共通に前記入力ノードに接続された複数の第 1 N チャネル F E T と、前記複数の第 1 P チャネル F E T 間に設けられた第 1 中間ノードにソースおよびドレインの一方が接続され、ゲートが前記出力ノードに接続され、前記ソースおよび前記ドレインの他方が第 1 制御ノードに接続された第 2 P チャネル F E T と、前記複数の第 1 N チャネル F E T 間に設けられた第 2 中間ノードにソースおよびドレインの一方が接続され、ゲートが前記出力ノードに接続され、前記ソースおよび前記ドレインの他方が第 2 制御ノードに接続された第 2 N チャネル F E T と、を備えるインバータ回路と、前記インバータ回路を前記第 1 モードとする第 1 信号として、前記第 1 制御ノードに第 1 レベルを出力しつつ前記第 2 制御ノードに前記第 1 レベルより高い第 2 レベルを出力し、前記インバータ回路を前記第 2 モードとする第 2 信号として、前記第 1 制御ノードに第 3 レベルを出力し、かつ前記第 2 制御ノードに前記第 3 レベルより低い第 4 レベルを出力する制御回路と、前記インバータ回路が前記第 1 モードのとき前記第 1 電源電圧と前記第 2 電源電圧との差である電源電圧として第 1 電圧を供給し、前記インバータ回路が前記第 2 モードのとき前記電源電圧として前記第 1 電圧より高い第 2 電圧を供給する電源供給回路と、を具備することを特徴とする電子回路である。

## 【 0 0 1 8 】

上記構成において、前記インバータ回路を有する論理回路を具備する構成とができる。

10

## 【 発明の効果 】

## 【 0 0 2 0 】

本発明によれば、電子回路の消費電力を削減することができる。

20

## 【 図面の簡単な説明 】

## 【 0 0 2 1 】

【 図 1 】 図 1 ( a ) および図 1 ( b ) は、実施例 1 に係る電子回路を示す回路図である。

【 図 2 】 図 2 ( a ) および図 2 ( b ) は、実施例 1 の変形例 1 に係る電子回路の回路図である。

【 図 3 】 図 3 は、実施例 1 の変形例 1 におけるインバータ回路の伝達特性を示す図である。

30

【 図 4 】 図 4 ( a ) および図 4 ( b ) は、実施例 1 の変形例 1 における時間に対する出力電圧を示した図である。

【 図 5 】 図 5 ( a ) から図 5 ( e ) は、実施例 1 の変形例 1 におけるタイミングチャートである。

【 図 6 】 図 6 ( a ) は、実施例 2 に係る電子回路の記憶セルを示す回路図、図 6 ( b ) は電子回路を示す回路図である。

【 図 7 】 図 7 ( a ) および図 7 ( b ) は、実施例 2 における記憶セルの特性を示す図である。

【 図 8 】 図 8 ( a ) および図 8 ( b ) は、実施例 2 におけるそれぞれインバータモードおよびシュミットトリガモードにおける記憶セルの特性を示す図である。

40

【 図 9 】 図 9 ( a ) および図 9 ( b ) は、それぞれ実施例 2 の変形例 1 および 2 に係る電子回路を示す回路図である。

【 図 1 0 】 図 1 0 は、実施例 2 の変形例 3 に係る電子回路の回路図である。

【 図 1 1 】 図 1 1 は、実施例 2 の変形例 4 に係る電子回路の回路図である。

【 図 1 2 】 図 1 2 ( a ) から図 1 2 ( e ) は、実施例 2 の変形例 3 におけるタイミングチャートである。

【 図 1 3 】 図 1 3 は、実施例 2 の変形例 5 に係る電子回路の回路図である。

【 図 1 4 】 図 1 4 は、実施例 2 の変形例 6 に係る電子回路の回路図である。

【 図 1 5 】 図 1 5 ( a ) および図 1 5 ( b ) は、実施例 2 の変形例 5 の制御回路を示す回路図であり、図 1 5 ( c ) は、タイミングチャートである。

50

【図16】図16(a)および図16(b)は、実施例2の変形例5の制御回路を示す別の回路図であり、図16(c)は、タイミングチャートである。

【図17】図17(a)および図17(b)は、実施例3に係る電子回路の回路図である。

【図18】図18は、実施例3の変形例1に係る電子回路の回路図である。

【図19】図19(a)から図19(c)は、それぞれ実施例4、実施例4の変形例1および実施例4の変形例2に係る電子回路の回路図である。

【図20】図20は、実施例5におけるインバータ回路の伝達特性を示す図である。

【図21】図21は、実施例5を用いたNAND回路の回路図である。

【図22】図22(a)は、実施例6に係る電子回路のブロック図、図22(b)は、実施例6の各モードの動作を示す図である。 10

【図23】図23(a)および図23(b)は、実施例7に係る電子回路の回路図である。

#### 【発明を実施するための形態】

##### 【0022】

C MOS集積回路における低電圧動作は、その低消費電力化に極めて有効である。記憶回路では、低電圧でデータを保持することで、記憶回路の重要な課題である待機時電力を削減することができる。ロジック回路では、低電圧動作を行うことで、動作速度は劣化するが、演算のエネルギー効率を高めることができるとなる。以下、記憶回路とロジック回路における低電圧動作の現状と課題について述べる。 20

##### 【0023】

記憶回路では、データを保持し待機状態にあるときの電力(待機時電力)の削減が重要な課題の1つとなる。パワーゲーティング(PG)はC MOS集積回路における待機時電力削減技術として広く用いられている。しかし、マイクロプロセッサなどのロジックスистемでは、PGによって電源遮断を行う領域(パワードメイン)内に、揮発性の記憶回路が用いられていることが一般的である。このため、PGでは、パワードメイン内のデータの保持が重要な課題となっている。

##### 【0024】

記憶回路のデータが失われない程度に供給電圧を低く抑えて(例えば、電源電圧の8割程度)、データを保持する方法は、SRAM(Static Random Access Memory)などで構成される記憶回路に用いられている。この方法では、待機時電力の削減には効果があるが、データ保持のための電圧を大幅に下げることができないため、電源遮断などの電力削減効果はない。したがって、この方法は本来のPGなどの待機時電力の削減はできない。 30

##### 【0025】

また、記憶回路に効果的なPGを行なうため、近年では不揮発性メモリを用いたデータの保持が検討されている。この方法は電源を遮断してもデータを保持できるため、完全な電源遮断によるPGを実行でき、記憶回路の待機時電力の削減の効果は大きい。しかし、不揮発性メモリを用いることによる回路性能の劣化が問題となる。このため、不揮発性メモリを用いないメモリ動作と不揮発性の記憶とを分離できる不揮発性記憶回路の導入など、いくつかの試みが検討されている。しかし、不揮発性メモリとC MOSロジック回路の混載には、例えば製造工程が複雑になる、およびこれに伴う製造コストの増大等の課題も多く、実現に至っていない。 40

##### 【0026】

シュミットトリガインバータで構成した双安定回路を用いた記憶回路では、極めて低い電圧(例えば0.3Vまたはこれ以下)でデータの保持ができる。このため、電源遮断並の待機時電力の大幅削減が可能となる。しかし、シュミットトリガインバータの構造に起因して、その動作速度が劣化するなど回路性能が劣化してしまうといった問題が生じる。

##### 【0027】

そこで、記憶回路の待機時電力を大きく削減するため、極めて低い電圧(例えば、パワードメインのパワースイッチを遮断したときに発生する仮想電源の電圧、0.2-0.3

10

20

30

40

50

V程度であることが多い)でデータを保持することと、書き込みおよび/または読み出しといった通常のメモリ動作においては、従来の記憶回路(SRAMまたはフリップフロップ)程度に十分に高速動作できることと、が求められる。

#### 【0028】

次に、ロジック回路の低電圧動作について、現状と課題を述べる。近年、ウエラブルデバイスなどに用いるロジックシステムの高エネルギー効率化による超低消費電力化技術が重要になってきている。ウエラブルデバイスは“always-on”デバイスとも呼ばれている。ウエラブルデバイスの低消費電力化には、演算処理のエネルギー効率を最大限に高めて、無駄なエネルギー消費を極力省くことが重要となる。

#### 【0029】

一般に、CMOSロジックの消費電力は電源電圧の低減とともに削減できる。しかし、消費エネルギーは電源電圧の削減に対して単調減少せず、ある電圧まで下げるときで極小点を持ち、さらに電圧を下げるとき消費エネルギーはむしろ増大してしまう。これは、低電圧化にともないCMOSの動作速度が急激に遅くなり、この伸びた動作時間内に消費する待機時(スタティック)エネルギーが増大するためである。

#### 【0030】

ウエラブルデバイスのバックグラウンドにおける情報処理は、高速演算である必要がない。このことから、このバックグラウンド演算には、エネルギー消費が極小となる低電圧化の動作が重要になると考えられる。しかし、このようなエネルギー極小点となる電圧は0.3-0.5V程度と極めて低く、ノイズや素子のバラツキによって、ロジックシステムを安定に動作させることが難しくなる。また、バックグラウンドではない通常電圧(フルスwing)動作では、スマートフォンなどと同程度の高速な情報処理が求められる。

#### 【0031】

したがって、ウエラブルデバイスのようなロジックシステムでは、エネルギー極小点となる低電圧における高エネルギー効率および安定動作と、通常電圧による高速演算との両立が求められる。

#### 【0032】

以下に説明する実施例では、シュミットトリガインバータモード(シュミットトリガモードともいう)と通常のインバータモードで動作できるインバタ回路を用いた記憶回路によって、通常電圧駆動時における高速動作と、非常に低い電圧によるデータの保持を実現できる記憶回路を提供する。

#### 【0033】

また、シュミットトリガモードと通常のインバータモードで動作できるインバタ回路を用いたロジック回路によって、エネルギー効率の高い低電圧動作と、通常電圧駆動による高速動作を実現できるロジック回路を提供する。

#### 【実施例1】

#### 【0034】

図1(a)および図1(b)は、実施例1に係る電子回路を示す回路図である。図1(a)に示すように、電子回路100は、インバタ回路10、制御回路20および電源供給回路30を備える。インバタ回路10は、入力ノードNin、出力ノードNout、中間ノードNm1、Nm2およびFET(Field Effect Transistor)11から16を備える。FET11、12および15はPチャネルFETであり、FET11および12は第1PチャネルFETであり、FET15は第2PチャネルFETである。FET13、14および16はNチャネルFETであり、FET13および14は第1NチャネルFETであり、FET15は第2NチャネルFETである。FET15および16は、FET11から14が形成するインバタへのフィードバックトランジスタとして機能できる。

#### 【0035】

電源線36とグランド線38との間に、複数のFET11から14が直列に接続されている。FET11のソースが電源線36に接続され、FET14のソースがグランド線38に接続されている。FET11のドレインとFET12のソースは中間ノードNm1に

10

20

30

40

50

接続されている。FET13のソースとFET14のドレインは中間ノードNm2に接続されている。FET12および13のドレインは共通に出力ノードに接続されている。FET11から14のゲートは共通に入力ノードNinに接続されている。

#### 【0036】

FET15のソースおよびドレインの一方は中間ノードNm1に、ゲートは出力ノードNooutに、ソースおよびドレインの他方は制御ノードNFPに接続されている。FET16のソースおよびドレインの一方は中間ノードNm2に、ゲートは出力ノードNooutに、ソースおよびドレインの他方は制御ノードNFNに接続されている。

#### 【0037】

制御回路20は、制御ノードNFPおよびNFNに、それぞれ電圧VFPおよびVFNを印加する。電圧VFPおよびVFNは、ハイレベルまたはローレベルである。制御回路20が電圧VFPとしてハイレベルを出力し、電圧VFNとしてローレベルを出力すると、インバータ回路10は通常のインバータとして動作する。これをインバータモードという。制御回路20が電圧VFPとしてローレベルを出力し、電圧VFNとしてハイレベルを出力すると、インバータ回路10はシュミットトリガインバータとして動作する。これをシュミットトリガモードという。なお、ハイレベルおよびローレベルは、例えば電源線36およびグランド線38の電圧に相当する。インバータモードにおいて、ハイレベルがローレベルより高い電圧であればよい。また、シュミットトリガモードにおいても、ハイレベルがローレベルより高い電圧であればよい。インバータモードのハイレベルとシュミットトリガモードのハイレベルは同じ電圧でもよく、異なった電圧でもよい。インバータモードのローレベルとシュミットトリガモードのローレベルは同じ電圧でもよく、異なった電圧でもよい。例えば、ハイレベルは電源から供給される電源電圧VDD（例えば図17(a)を参照）でもよく、ローレベルはグランドの電圧でもよい。

#### 【0038】

電源供給回路30は、電源線36とグランド線38との間に電源電圧を供給する。電源供給回路30は、例えば電子回路に供給されている電源電圧から仮想電源電圧VVDDを生成し電源線36に供給する。また電源供給回路30は、仮想電源電圧VVDDとして第1電圧と第1電圧より高い第2電圧とを切り替える。電源供給回路30は、例えば後述するパワースイッチ、電圧レギュレータまたはDC(Direct Current)-DCコンバータなどである。

#### 【0039】

図1(a)において、電源供給回路30は、電源線36に接続されており、電源線36とグランド線38との間に供給される電源電圧を低くするときに電源線36の仮想電源電圧VVDDを低くし、電源電圧を高くするときに仮想電源電圧VVDDを高めている。図1(b)に示すように、電源供給回路30は、グランド線38に接続されており、電源線36とグランド線38との間に供給される電源電圧を低くするときにグランド線38の仮想グランド電圧VGNを高くし、電源電圧を高くするときに仮想グランド電圧VGNを低くしてもよい。電源供給回路30は仮想電源電圧VVDDと仮想グランド電圧VGNの両方を切り替えてよい。

#### 【0040】

図2(a)および図2(b)は、実施例1の変形例1に係る電子回路の回路図である。図2(a)に示すように、電子回路100aにおいて、制御回路20はインバータ22および24を備えている。インバータ24の入力ノードには制御信号CTR\_Lが入力する。インバータ24の出力ノードは制御ノードNFPに接続されている、インバータ22の入力ノードはインバータ24の出力ノードに接続され、出力ノードは制御ノードNFNに接続されている。インバータ22および24には仮想電源電圧VVDDが供給されている。その他の構成は図1(a)と同じであり説明を省略する。制御信号CTR\_Lがハイレベルとのときインバータ回路10はシュミットトリガモードとなり、ローレベルのときインバータ回路10はインバータモードとなる。

#### 【0041】

10

20

30

40

50

図2(b)に示すように、電子回路100bにおいては、インバータ24の出力ノードは制御ノードN FNに接続されている、インバータ22の入力ノードはインバータ24の出力ノードに接続され、出力ノードは制御ノードN FPに接続されている。制御信号CTR Lがローレベルとのときインバタ回路10はシュミットトリガモードとなり、ハイレベルのときインバタ回路10はインバタモードとなる。図2(a)のように、制御信号CTR Lは制御ノードN FP側から入力してもよい。また、図2(b)のように、制御信号CTR Lは制御ノードN FN側から入力してもよい。

#### 【0042】

図2(a)の電子回路100aを用い、インバタ特性をシミュレーションした。図3は、実施例1の変形例1におけるインバタ回路の伝達特性を示す図である。実線は、制御信号CTR Lがローレベルであるインバタモードの伝達特性である。破線は制御信号CTR Lがハイレベルであるシュミットトリガモードの伝達特性である。図3に示すように、インバタモードでは、FET15および16はそれぞれ中間ノードNm1およびNm2をハイレベルおよびローレベルにしようとする。このため、伝達特性のヒステリシスがなく通常のインバタとして動作する。シュミットトリガモードでは、FET15および16は、出力ノードOutの信号をそれぞれ中間ノードNm1およびNm2に正にフィードバックする。このため、伝達特性にヒステリシスが生ずる。また、出力電圧Voutのハイレベルからローレベルへの変化およびローレベルからハイレベルへの変化が急峻である。このため、シュミットトリガモードでは、インバタ回路10は仮想電源電圧VVDDが低いときにおいても安定に動作できる。

#### 【0043】

図4(a)および図4(b)は、実施例1の変形例1における時間に対する出力電圧を示した図である。一点鎖線は、入力電圧Vinを、点線はFET15および16を備えないインバタを、実線はインバタモードを、破線はシュミットトリガモードを示す。図4(a)は、入力電圧Vinがローレベルからハイレベルに切り替わるときを示し、図4(b)は、ハイレベルからローレベルに切り替わるときを示す。図4(a)および図4(b)に示すように、シュミットトリガモードでは、インバタと比べ出力電圧Voutの切り替わりが遅い。インバタモードでは、FET15および16がプルアップおよびプルダウンをアシストするため、インバタと同程度で出力電圧Voutが切り替わる。このように、シュミットトリガモードでは、動作速度が遅いが、インバタモードでは高速動作が可能となる。

#### 【0044】

図5(a)から図5(e)は、実施例1の変形例1におけるタイミングチャートである。図5(a)は、時間に対する制御ノードN FNおよびN FPの電圧VFNおよびVFPを示す図、図5(b)は、時間に対する制御信号CTR Lおよび仮想電源電圧VVDDを示す図、図5(c)は、時間に対する出力電圧Voutおよび入力電圧Vinを示す図、図5(d)は、時間に対するインバタ回路10、インバタ22および24のスイッチングにともなう貫通電流を示す図、図5(e)は、時間に対する消費電流を示す図である。図5(e)において、各電圧が切り替わったときの過度応答はシミュレーションの都合上正確ではないが、安定した後の電流値は正確である。

#### 【0045】

図5(b)において制御信号CTR Lがハイレベルの期間がシュミットトリガモード、ローレベルの期間がインバタモードである。インバタモードにおいては、図5(a)に示すように、電圧VFPはハイレベル、電圧VFNはローレベルである。図5(c)に示すように、入力電圧Vinがローレベルのとき出力電圧Voutはハイレベル、入力電圧Vinがハイレベルのとき出力電圧Voutはローレベルである。図5(d)に示すように、インバタ回路10、インバタ22および24の出力が切り替わるときに貫通電流が流れ。図5(e)に示すように、消費電流は229nAである。

#### 【0046】

シュミットトリガモードにおいて、図5(b)に示すように、仮想電源電圧VVDDを

10

20

30

40

50

1 . 2 V から順次切り替え 0 . 8 V および 0 . 3 V に設定した。1 . 2 V は、インバータ回路 10 が通常動作する仮想電源電圧 VVDD である。0 . 8 V は、通常のインバータをいわゆるスリープモードとして動作させるときの仮想電源電圧 VVDD に相当する。0 . 3 V は、通常のインバータは動作しない仮想電源電圧 VVDD である。図 5 ( a ) および図 5 ( c ) のように、電圧 VFN および出力電圧 Vout は仮想電源電圧 VVDD にともない低くなる。図 5 ( e ) のように、仮想電源電圧 VVDD が 0 . 8 V のとき、消費電流は 67 nA、仮想電源電圧 VVDD が 0 . 3 V のとき消費電流は 8 nA となる。よって、シュミットトリガモードにおいて仮想電源電圧 VVDD を低く（例えば 0 . 3 V ）することにより、消費電力を抑制できる。例えば、インバータモードでは、仮想電源電圧 VVDD を 1 . 2 V として高速動作させ、シュミットトリガモードでは、仮想電源電圧 VVDD を 0 . 3 V とし消費電力を削減できる。シュミットトリガモードにおいて仮想電源電圧 VVDD を 0 . 3 V に低下させたときの消費電力は、インバータモードにおいて仮想電源電圧 VVDD を 1 . 2 V としたときの数% となる。また、通常のインバータのスリープモードと比べても消費電力を低減できる。さらに低電圧動作も可能である。

#### 【 0047 】

実施例 1 によれば、インバータ回路 10 は、電源電圧が供給される電源線（正電源）とグランド線（負電源）との間に接続され、シュミットトリガモード（第 1 モード）と、インバータモード（第 2 モード）と、が切り替わる。制御回路 20 は、インバータ回路 10 をシュミットトリガモードとする第 1 信号と、インバータモードとする第 2 信号と、を出力する。電源供給回路 30 は、シュミットトリガモードのとき電源電圧として第 1 電圧を供給し、インバータモードのとき第 1 電圧より高い第 2 電圧を供給する。これにより、インバータ回路 10 をインバータモードおよびシュミットトリガモードとして動作させることができる。インバータモードにおいては、インバータ回路 10 は高速動作可能となる。シュミットトリガモードでは、インバータ回路 10 は低電源電圧でも動作可能なヒステリシスを有する急峻な伝達特性を有し、消費電力を抑制できる。第 1 モードは伝達特性にヒステリシスを有するモードでありかつ第 2 モードは伝達特性にヒステリシスがないモードである、および／または、第 1 モードは第 2 モードより伝達特性の入力電圧に対する出力電圧の変化が急峻であればよい。例えば、記憶回路では、シュミットトリガモードにおいて、ヒステリシスが大きく急峻であることが好ましい。ロジック回路では、シュミットトリガモードにおいて、インバータモードより伝達特性が急峻であることが好ましい。

#### 【 0048 】

インバータ回路 10 の回路構成は図 1 ( a ) および図 1 ( b ) には限られず、制御回路 20 からの信号により、伝達特性のヒステリシスの有無が切り替わる回路であればよい。例えば、FET 15、16 は、FET 11 および 12 と、FET 13 および 14 と、に、出力ノード Nout の信号を制御回路 20 から入力する第 1 信号および第 2 信号に応じフィードバックするフィードバック回路であればよい。また、図 1 ( a ) および図 1 ( b ) のような回路構成のインバータ回路 10 では、制御回路 20 は、第 1 信号および第 2 信号として、FET 15 および 16 の制御ノード NFP および NFN に、ハイレベルおよびローレベルを切り替えて出力する。これにより、インバータ回路 10 の伝達特性におけるヒステリシスの有無を切り替えることができる。

#### 【 0049 】

制御回路 20 は、インバータモードとする第 2 信号として、FET 15 の制御ノード NFP にハイレベルを出力し、FET 16 の制御ノード NFN にローレベルを出力する。また、制御回路 20 は、シュミットトリガモードとする第 1 信号として、FET 15 の制御ノード NFP にローレベルを出力し、FET 16 の制御ノード NFN にハイレベルを出力する。これにより、FET 15 および 16 は、制御ノード NFP および NFN に第 2 信号が入力したとき、インバータ回路 10 をインバータモードとし、制御ノード NFP および NFN に第 1 信号が入力したとき、インバータ回路 10 をシュミットトリガモードとすることができる。

#### 【 0050 】

10

20

30

40

50

さらに、制御回路20は、FET15の制御ノードNFPとFET16の制御ノードNFNとの間に接続されたインバータ(反転回路)22を備える。これにより、制御回路20は、制御ノードNFPとNFNの電圧を簡単に反転できる。

#### 【0051】

シミュレーションでは、インバータ22および24の電源電圧を仮想電源電圧VVDDとしているが任意の電源電圧でもよい。また、制御回路20は、インバータ22および24を用いずに第1信号および第2信号を生成してもよい。例えば、制御回路20は、NAND回路および/またはNOR等の論理ゲートを組み合わせた回路でもよい。

#### 【0052】

図5(b)のように、電源供給回路30は、制御回路20がインバタ回路10をシュミットトリガモードとする第1信号を出力した後に、仮想電源電圧VVDDを高い第2電圧から低い第1電圧に切り替える。電源供給回路30は、制御回路20がインバタ回路10をインバタモードとする第2信号を出力する前に、仮想電源電圧VVDDを低い第1電圧から高い第2電圧に切り替える。これにより、仮想電源電圧VVDDが低い第1電圧の間、インバタ回路10を安定に動作できる。例えば、後述する実施例2では、双安定回路がデータを安定に保持できる。なお、インバタモードの伝達特性は、ヒステリシスが狭い伝達特性でもよい。実質的にヒステリシスがなければよい。例えばシュミットトリガモードのように、意図的にヒステリシスを形成してなければならない。

#### 【実施例2】

#### 【0053】

実施例2は、実施例1のインバタ回路を用いた記憶回路の例である。図6(a)は、実施例2に係る電子回路の記憶セルを示す回路図、図6(b)は電子回路を示す回路図である。図6(a)に示すように、電子回路104は、記憶セル102、制御回路20および電源供給回路30を備える。記憶セル102は、インバタ回路10aおよび10b、FET41および42を備える。インバタ回路10aおよび10bは実施例1のインバタ回路10である。インバタ回路10aおよび10bはループ状に接続され、双安定回路40を形成する。すなわち、インバタ回路10aの出力ノードNoutがインバタ回路10bの入力ノードNinに接続され、インバタ回路10bの出力ノードNoutがインバタ回路10aの入力ノードNinに接続されている。インバタ回路10aおよび10bの出力ノードNoutはそれぞれ記憶ノードN2およびN1となる。FET41および42はNチャネルFETである。FET41のソースおよびドレインの一方は記憶ノードN2に、ソースおよびドレインの他方はビット線BLに、ゲートはワード線WLに接続されている。FET42のソースおよびドレインの一方は記憶ノードN1に、ソースおよびドレインの他方はビット線BLBに、ゲートはワード線WLに接続されている。

#### 【0054】

図6(b)に示すように、電子回路104は、メモリ領域70、列ドライバ71、行ドライバ72および制御部73を備えている。メモリ領域70内には記憶セル102がマトリックス状に配列されている。列ドライバ71は、アドレス信号により列を選択し、選択した列のビット線BLおよびBLBに電圧等を印加する。行ドライバ72は、アドレス信号により行を選択し、選択した行のワード線WLに電圧を、選択した行の制御線に電圧VFPおよびVFNを印加する。制御部73は、列ドライバ71および行ドライバ72等を制御する。制御部73は、読み出し回路および書き込み回路(不図示)を用い、例えばワード線WLとビット線BLおよびBLBにより選択された記憶セル102にデータの書き込みおよび記憶セル102からデータの読み出しを行なう。

#### 【0055】

制御回路20および電源供給回路30の機能は実施例1およびその変形例と同じである。制御回路20は、行ごとに設けられていてもよいし、記憶セル102ごとに設けられていてもよい。簡略化の観点から、制御回路20は行ごとに設けることが好ましい。電源供給回路30は、メモリ領域70内の記憶セル102に共通に設けられていてもよいし、メ

10

20

30

40

50

モリ領域 70 を複数の領域に分割し、分割された領域ごとに設けられていてもよい。例えば、電源供給回路 30 は、行ごとに設けられていてもよい。

#### 【0056】

記憶セル 102 の特性をシミュレーションした。図 7 (a) および図 7 (b) は、実施例 2 における記憶セルの特性を示す図であり、記憶ノード N1 の電圧 V1 に対する記憶ノード N2 の電圧 V2 を示す図である。図 7 (a) は、はじめに記憶ノード N2 が記憶点になっていた（すなわち、記憶ノード N2 がハイレベルとなっている）ときを示す。図 7 (b) は、はじめに記憶ノード N1 が記憶点になっていた（すなわち、記憶ノード N1 がハイレベルとなっている）ときを示す。仮想電源電圧 VVDD は 0.3V としてシミュレーションした。

10

#### 【0057】

図 7 (a) および図 7 (b) に示すように、インバータモードでは、記憶ノード N1 と N2 に対し対称な特性となる。一方、シュミットトリガモードでは、記憶点を有する側のバタフライカーブの開口が大きくなる。これは、図 3 のように、シュミットトリガモードでは、インバータ回路 10 の伝達特性にヒステリシスを有するためである。さらに、バタフライカーブの開口が正方形に近い。これは、図 3 のように、入力電圧 Vin に対し出力電圧 out が急峻に変化するためである。開口の中に入る正方形の辺の長さがノイズマージンに対応する。すなわち、正方形が大きいとノイズマージンが大きいことを示す。図 7 (b) の実線 80 および破線 82 の正方形は、それぞれインバータモードおよびシュミットトリガモードのノイズマージンを示す。インバータモードでは、仮想電源電圧 VVDD を 0.3V とすると、ノイズマージンが小さくなる。このため、仮想電源電圧 VVDD を 0.3V とすると、記憶ノード N1 および N2 のデータを安定に保持できなくなる。シュミットトリガモードでは、仮想電源電圧 VVDD を 0.3V としてもノイズマージンが 2 倍程度大きい。このため、仮想電源電圧 VVDD を 0.3V としても記憶ノード N1 および N2 のデータをより安定に保持できる。

20

#### 【0058】

図 8 (a) および図 8 (b) は、実施例 2 におけるそれぞれインバータモードおよびシュミットトリガモードにおける記憶セルの特性を示す図である。図 8 (a) に示すように、インバータモードにおいては、仮想電源電圧 VVDD を 0.3V、0.2V および 0.15V と小さくするとノイズマージンが低下する。図 8 (b) に示すように、シュミットトリガモードでは、仮想電源電圧 VVDD が 0.3V、0.2V および 0.15V における記憶点側のノイズマージンはインバータモードより大きい。どの仮想電源電圧 VVDD でもインバータモードに比べて角型に近い。

30

#### 【0059】

実施例 2 によれば、電子回路 104 は、インバータ回路 10a (第 1 インバータ) およびインバータ回路 10b (第 2 インバータ) をループ状に接続した双安定回路 40 を備える。これにより、シュミットトリガモードのときに、仮想電源電圧 VVDD を低くしても双安定回路 40 のデータを安定に保持できる。このため、仮想電源電圧 VVDD を低くしてデータの保持を行なえば、データ保持時の待機時電力を抑制できる。インバータモードのときに、仮想電源電圧 VVDD を高くし、高速動作が可能となる。

40

#### 【0060】

図 9 (a) および図 9 (b) は、それぞれ実施例 2 の変形例 1 および 2 に係る電子回路を示す回路図である。図 9 (a) に示すように、電子回路 104a において、インバータ回路 10a および 10b に FET 12 および 15 が設けられていない。制御回路 20 はインバータ 26 を有する。制御回路 20 の出力はインバータ回路 10a および 10b の制御ノード NFN に接続されている。その他の構成は実施例 2 と同じであり、説明を省略する。図 9 (b) に示すように、電子回路 104b において、インバータ回路 10a および 10b に FET 13 および 16 が設けられていない。制御回路 20 の出力はインバータ回路 10a および 10b の制御ノード NFP に接続されている。その他の構成は実施例 2 と同じであり、説明を省略する。なお、実施例 2 の変形例 1 および 2 において、インバータ 2

50

6を備えず、制御信号C T R Lが直接制御ノードN F NまたはN F Pに入力してもよい。

#### 【0061】

実施例2の変形例1および2のように、PチャネルFETおよびNチャネルFETのうち一方が複数接続され、他方は1個でもよい。FET15または16は、複数接続されたFETにのみ接続されればよい。このように、フィードバック回路がPチャネルFETおよびNチャネルFETのうち一方にのみフィードバックする場合においても、インバータモードとシュミットトリガモードとの切り替えを行なうことができる。

#### 【0062】

実施例2の変形例3および4は、ラッチ回路の例である。図10は、実施例2の変形例3に係る電子回路の回路図である。図10に示すように、電子回路106aは、双安定回路40、バスゲート44、45、制御回路20、電源供給回路30およびクロック供給回路46を備える。双安定回路40は、インバータ回路10aおよび10bがループ状に接続されている。バスゲート44は、双安定回路40の記憶ノードN1と入力ノードDinとの間に接続されている。バスゲート45はループ内に接続されている。制御回路20は、インバータ回路10aおよび10b内の制御ノードNFPおよびNFNに電圧VFPおよびVFNを印加する。電源供給回路30は、電源線36に仮想電源電圧VVDDを供給する。クロック供給回路46は、インバータ47および48を備える。クロック供給回路46は、クロック信号CLKからクロックCおよびCBを生成し、バスゲート44および45にクロックCおよびCBを供給する。

#### 【0063】

図11は、実施例2の変形例4に係る電子回路の回路図である。図11に示すように、電子回路106bにおいては、バスゲート44がFET61から64が電源とグランド間に直列に接続された回路44aに置き換わっている。FET61および62はPチャネルFET、FET63および64はNチャネルFETである。FET61および64のゲートは入力ノードDinに接続されている。FET62および63のゲートにはそれぞれクロックCBおよびCが入力する。FET62および63の代わりにFET61および64のゲートにそれぞれクロックCBおよびCが入力し、FET62および63のゲートは入力ノードDinに接続されていてもよい。FET62および63のドレインは記憶ノードN1に接続されている。インバータ回路10bのFET12および13のゲートにそれぞれクロックCおよびCBが入力する。インバータ回路10bのFET12および13の代わりにFET11および14のゲートにそれぞれクロックCおよびCBが入力し、FET12および13のゲートは記憶ノードN2に接続されていてもよい。その他の構成は実施例2の変形例3と同じであり説明を省略する。実施例2の変形例3および4のように、ラッチ回路に実施例1およびその変形例のインバータ回路を用いることができる。

#### 【0064】

図12(a)から図12(e)は、実施例2の変形例3におけるタイミングチャートである。図12(a)は、時間に対する制御ノードNFNおよびNFPの電圧VFNおよびVFPを示す図、図12(b)は、時間に対する制御信号CTR L、クロック信号CLKおよび仮想電源電圧VVDDを示す図、図12(c)は、時間に対する記憶ノードN1およびN2の電圧V1およびV2を示す図、図12(d)は、時間に対する電源線36からグランド線38への貫通電流を示す図、図12(e)は、時間に対する消費電流を示す図である。図12(e)において、各電圧が切り替わったときの過度応答はシミュレーションの都合上正確ではないが、安定した後の電流値は正確である。

#### 【0065】

インバータモードにおいては、図12(e)に示すように、消費電流は188nAである。シュミットトリガモードにおいて、図12(b)に示すように、仮想電源電圧VVDDを1.2Vから0.3Vに切り替えると、図12(a)および図12(c)のように、電圧VFNおよび電圧V2は低くなる。図12(e)のように、仮想電源電圧VVDDが0.3Vのとき消費電流は5.5nAとなる。このように、シュミットトリガモードと、仮想電源電圧VVDDを低くすると消費電力を抑制できる。制御回路20およびクロッ

10

20

30

40

50

ク供給回路 4 6 は、ラッチ回路ごとに設けてもよいし、複数のラッチ回路ごとにまとめて設けてもよい。

#### 【 0 0 6 6 】

実施例 2 の変形例 5 および 6 は、マスタスレーブ型フリップフロップ回路の例である。図 1 3 は、実施例 2 の変形例 5 に係る電子回路の回路図である。図 1 3 に示すように、電子回路 1 1 5 は、ラッチ回路（D ラッチ回路）9 7 および 9 8 を備えている。ラッチ回路 9 7 は、実施例 2 と同様の双安定回路 4 0 、バスゲート 4 4 および 4 5 を備えている。記憶ノード N 1 はインバータ 9 1 を介し Q B 信号となる。記憶ノード N 2 はインバータ 9 2 を介し Q 信号となる。記憶ノード N 1 は、バスゲート 4 5 を介し ラッチ回路 9 8 に接続される。

10

#### 【 0 0 6 7 】

ラッチ回路 9 8 は、双安定回路 9 0 a 、バスゲート 9 5 および 9 6 を備えている。双安定回路 9 0 a は、モードを切り替えない通常のインバータ 9 9 a および 9 9 b がループ状に接続されている。双安定回路 9 0 a のループ内にバスゲート 9 6 が接続されている。双安定回路 9 0 a には、インバータ 9 3 およびバスゲート 9 5 を介し データ D が入力する。ラッチ回路 9 7 、9 8 およびクロック供給回路 4 6 は電源線 3 6 およびグランド線 3 8 に接続されている。電源線 3 6 には、仮想電源電圧 V V D D または電源電圧 V D D が供給され、グランド線 3 8 には、仮想グランド電圧 V G N D またはグランド電圧 G N D が供給される。制御回路 2 0 には、電圧 V A および V B が供給される。V A は、例えば仮想電源電圧 V V D D または電源電圧 V D D であり、V B は例えば仮想グランド電圧 V G N D またはグランド電圧 G N D である。V A および V B は、他の 2 値または 3 値の電圧でもよい。

20

#### 【 0 0 6 8 】

実施例 2 の変形例 5 のように、マスタスレーブ型フリップフロップ回路のラッチ回路 9 7 に実施例 2 の変形例 3 または 4 のラッチ回路を用いることができる。これにより、インバータ回路 1 0 a および 1 0 b をシュミットトリガモードとしてすることで、電源線 3 6 とグランド線 3 8 との間に供給される電圧を低くしても、ラッチ回路 9 7 のデータが保持される。データ保持のためには、ラッチ回路 9 7 がデータを保持すればよいため、ラッチ回路 9 8 のインバータ 9 9 a および 9 9 b は、シュミットトリガモードとして動作しない通常のインバータ回路でもよい。

#### 【 0 0 6 9 】

30

図 1 4 は、実施例 2 の変形例 6 に係る電子回路の回路図である。図 1 4 に示すように、電子回路 1 1 6 においては、ラッチ回路 9 8 の双安定回路 9 0 に用いられるインバータ回路 1 0 a および 1 0 b が実施例 1 およびその変形例に係るインバータ回路である。その他の構成は、実施例 2 の変形例 5 と同じであり説明を省略する。

#### 【 0 0 7 0 】

実施例 2 の変形例 6 では、ラッチ回路 9 7 および 9 8 の双安定回路 4 0 および 9 0 のインバータ回路 1 0 a および 1 0 b はいずれも実施例 1 およびその変形例に係るインバータ回路である。これにより、実施例 5 において後述するように、シミュットトリガモードにおいて、電子回路 1 1 6 は、安定に低電圧動作することができる。

#### 【 0 0 7 1 】

40

実施例 2 の変形例 5 において、制御信号 C T R L とクロック信号 C L K とを同期させる例を説明する。図 1 5 ( a ) および図 1 5 ( b ) は、実施例 2 の変形例 5 の制御回路を示す回路図であり、図 1 5 ( c ) は、タイミングチャートである。図 1 5 ( a ) に示すように、制御回路 1 1 7 は、電源供給回路 3 0 、クロック供給回路 4 6 および制御回路 2 0 を備える。電源供給回路 3 0 として、後述する実施例 3 のようなパワースイッチ 3 2 を用いる。パワースイッチ 3 2 は P チャネル F E T であり、仮想電源電圧 V V D D の電源線 3 6 と電源電圧 V D D の電源との間に接続されている。仮想電源電圧 V V D D がクロック供給回路 4 6 および制御回路 2 0 に接続されている。イネーブル信号 E N とパワーゲーティング補信号 P G B が N O R 回路 7 4 に入力し、N O R 回路 7 4 の出力がパワースイッチ制御信号 V P S となる。クロック供給回路 4 6 は、N A N D 回路 4 8 a を有し、N A N D 回路

50

4 8 a にイネーブル信号 E N とクロック信号 C L K が入力する。制御回路 2 0 のインバータ 2 4 にはイネーブル信号 E N が入力する。制御回路 2 0 およびクロック供給回路 4 6 の他の構成は実施例 2 と同じであり説明を省略する。

#### 【 0 0 7 2 】

図 1 5 ( b ) に示すように、制御回路 1 1 7 a には、N O R 回路 7 4 が設けられていない。パワーゲーティング信号 P G がパワースイッチ制御信号 V P S としてパワースイッチ 3 2 のゲートに入力する。イネーブル信号 E N がN A N D 回路 4 8 a およびインバータ 2 4 に入力する。他の構成は図 1 5 ( a ) と同じであり説明を省略する。

#### 【 0 0 7 3 】

図 1 5 ( c ) に示すように、イネーブル信号 E N およびパワーゲーティング補信号 P G B がハイレベル（またはパワースイッチ制御信号 V P S がローレベル）のとき、クロック供給回路 4 6 は、クロック C および C B を供給し、制御回路 2 0 は、インバータモードとなる信号（すなわち電圧 V F P がハイレベル、電圧 V F N がローレベル）を出力する。パワースイッチ 3 2 はオンしており、仮想電源電圧 V V D D は高い電圧である。10

#### 【 0 0 7 4 】

時間 t 1 において、イネーブル信号 E N がローレベルとなる。クロック供給回路 4 6 はクロック C および C B の供給を停止する。制御回路 2 0 は、シュミットトリガモードとなる信号（すなわち電圧 V F P がローレベル、電圧 V F N がハイレベル）を出力する。これにより、双安定回路 4 0 のインバータ回路 1 0 a および 1 0 b はシュミットトリガモードとなる。時間 t 2 において、パワーゲーティング補信号 P G B がローレベル（またはパワースイッチ制御信号 V P S がハイレベル）となる。これにより、パワースイッチ 3 2 が遮断し、仮想電源電圧 V V D D として低電圧が供給される。ラッチ回路 9 7 は、低電圧でデータを保持する。20

#### 【 0 0 7 5 】

時間 t 3 において、パワーゲーティング補信号 P G B がハイレベル（またはパワースイッチ制御信号 V P S がローレベル）となる。これにより、パワースイッチ 3 2 がオンし、仮想電源電圧 V V D D は高電圧となる。時間 t 4 において、イネーブル信号 E N がハイレベルとなる。クロック供給回路 4 6 はクロック C および C B の供給を開始する。制御回路 2 0 は、インバータモードとなる信号（電圧 V F P および V F N ）を供給する。30

#### 【 0 0 7 6 】

図 1 6 ( a ) および図 1 6 ( b ) は、実施例 2 の変形例 5 の制御回路を示す別の回路図であり、図 1 6 ( c ) は、タイミングチャートである。図 1 6 ( a ) に示すように、制御回路 1 1 8 において、パワースイッチ 3 2 は、N チャネル F E T であり、グランド線 3 8 とグランド電圧 G N D との間に接続されている。N O R 回路 7 4 の代わりにO R 回路 7 5 が設けられている。他の構成は図 1 5 ( a ) と同じであり説明を省略する。

#### 【 0 0 7 7 】

図 1 6 ( b ) に示すように、制御回路 1 1 8 a には、O R 回路 7 5 が設けられていない。パワーゲーティング補信号 P G B がパワースイッチ制御信号 V P S としてパワースイッチ 3 2 のゲートに入力する。イネーブル信号 E N がN A N D 回路 4 8 a およびインバータ 2 4 に入力する。他の構成は図 1 6 ( a ) と同じであり説明を省略する。40

#### 【 0 0 7 8 】

図 1 6 ( c ) に示すように、パワーゲーティング補信号 P G B がハイレベルのときパワースイッチ制御信号 V P S がハイレベルとなり、パワーゲーティング補信号 P G B がローレベルのときパワースイッチ制御信号 V P S がローレベルとなる。他の動作は図 1 5 ( c ) と同じであり説明を省略する。

#### 【 0 0 7 9 】

図 1 3 および図 1 4 のように、インバータ回路 1 0 a および 1 0 b により形成されるループ内にクロック C および C B に同期しオンおよびオフするパスゲート 4 5 ( スイッチ ) を備える。図 1 5 ( a ) から図 1 6 ( c ) のように、クロック供給回路 4 6 は、インバータ回路 1 0 a および 1 0 b がインバータモードのときパスゲート 4 4 および 4 5 にクロッ50

クCおよびCBを供給し、シュミットトリガモードのときパスゲート44および45にクロックCおよびCBを供給しない。このように、クロック供給回路46のクロックCおよびCBの供給と、制御回路20の制御信号（電圧VFPおよびVFN）の供給を同期させてもよい。

#### 【0080】

また、シュミットトリガモードのときに、クロック供給回路46がクロックCおよびCBの供給を停止（クロックゲーティング）し、かつ電源供給回路30が仮想電源電圧VVDDを低くまたは仮想グランド電圧VGNPを高くする。これにより、リーク電流を削減できる。このように、記憶回路において、クロックゲーティングを行なうときにシュミットトリガモードとし、かつパワーゲーティングを行なう。これにより、ダイナミックパワーとスタティックパワーの両方を削減できる。10

#### 【0081】

以上のように、電源供給回路30は、クロック供給回路46がクロック信号を供給しないとき電源電圧として第1電圧を供給し、クロック供給回路46がクロック信号を供給するとき電源電圧として第1電圧より高い第2電圧を供給する。このように、記憶回路において、クロックゲーティングとパワーゲーティングを同時に行なう。このような動作は、シュミットトリガモードとインバータモードとを有するインバタ回路を用い双安定回路40を形成することにより、可能となる。記憶セルに双安定回路のデータをストアする不揮発性メモリ素子を設けることにより、クロックゲーティングとパワーゲーティングを同時に行なってもよい。実施例2の変形例5は、不揮発性メモリ素子を用いないため、不揮発性メモリ素子を用いるのに比べ高速動作が可能となる。さらに、実施例2の変形例5は、電源遮断のときに不揮発性メモリ素子にデータをストアしないため、データストアにともなうエネルギー消費も小さい。これにより、頻繁にパワーゲーティングを行ない、より効率的にエネルギー消費を削減できる。なお、不揮発性メモリ素子を用いずに、CMOS技術のみを用い、記憶回路においてクロックゲーティングとパワーゲーティングを同時に行なうこととは、これまでできなかった。実施例1、2およびその変形例を用いることにより、はじめて可能となった。20

#### 【実施例3】

#### 【0082】

実施例3は、電源供給回路30としてパワースイッチを用いる例である。図17(a)および図17(b)は、実施例3に係る電子回路の回路図である。図17(a)に示すように、電子回路108aでは、電源供給回路30としてパワースイッチ32が設けられている。パワースイッチ32はPチャネルFETである。パワースイッチ32のソースは電源電圧VVDDの電源、ドレインは電源線36に接続されている。電源電熱VVDDの電源は、例えば集積回路に供給される電源である。パワースイッチ32は、ゲートに入力する電源信号により、仮想電源電圧VVDDの電圧を切り替える。パワースイッチ32をオンまたはオフすることで、パワースイッチ32とインバタ回路との分圧比が変わる。パワースイッチ32がオンのとき、仮想電源電圧VVDDは電源電圧VVDDに近い。パワースイッチ32がオフのときは、仮想電源電圧VVDDは電源電圧VVDDよりかなり低くなる。このとき、インバタ回路10に印加される電圧は、例えば、記憶回路では、シュミットトリガモードにおいて安定動作できる電圧である。その他の構成は実施例1の図2(b)と同じであり、説明を省略する。30

#### 【0083】

図17(b)に示すように、電子回路108bでは、電源供給回路30はグランド側に接続されたパワースイッチ32である。パワースイッチ32はNチャネルFETである。パワースイッチ32のソースはグランド、ドレインはグランド線38に接続されている。グランドは、例えば集積回路に設けられるグランドである。パワースイッチ32は、ゲートに入力する電源信号により、仮想グランド電圧VGNPの電圧を切り替える。パワースイッチ32をオンまたはオフすることで、パワースイッチ32とインバタ回路との分圧4050

比が変わる。パワースイッチ32がオンのとき、仮想グランド電圧VGNはグランド電圧に近い。パワースイッチ32がオフのときは、仮想グランド電圧VGNはグランド電圧よりかなり高くなる。このとき、インバータ回路10に印加される電圧は、例えば、記憶回路では、シュミットトリガモードにおいてデータを保持できる電圧であり、ロジック回路では、シュミットトリガモードにおいて安定動作できる電圧である。その他の構成は図17(a)と同じであり、説明を省略する。

#### 【0084】

図18は、実施例3の変形例1に係る電子回路の回路図である。図18に示すように、電子回路109では、電源供給回路30としてパワースイッチ32が設けられている。その他の構成は実施例2の図6(a)と同じであり説明を省略する。実施例3および変形例1のように、電源供給回路30はパワースイッチ32でもよい。パワースイッチ32が遮断されたときに仮想電源電圧VVDDがデータの保持できる電圧とする(例えば、遮断時にこのような仮想電源電圧VVDDが得られるようにパワースイッチ32の大きさを設計する)ことにより、パワースイッチ32を遮断しても記憶回路のデータを保持できる。パワースイッチ32は、グランド線38側のみに設けてもよく、電源線36側とグランド線38側の両方に設けてもよい。

10

#### 【0085】

また、パワースイッチ32のソースとドレインとの間に、ダイオードを接続し、パワースイッチ32が遮断したときの仮想電源電圧VVDDまたは仮想グランド電圧VGNを生成してもよい。ダイオードはMOSFET等のトランジスタを用いて形成してもよい。さらに、パワースイッチ32のソースとドレインとの間に、電流源を接続し、パワースイッチ32が遮断したときの仮想電源電圧VVDDまたは仮想グランド電圧VGNを生成してもよい。電流源はMOSFET等のトランジスタを用いて形成してもよい。さらに、パワースイッチ32のゲートに印加される信号をハイレベルとローレベルの間の電圧とし、所望の仮想電源電圧VVDDまたは仮想グランド電圧VGNを生成してもよい。

20

#### 【実施例4】

#### 【0086】

実施例4は、記憶回路とロジック回路を有する電子回路の例である。図19(a)から図19(c)は、それぞれ実施例4、実施例4の変形例1および実施例4の変形例2に係る電子回路の回路図である。図19(a)に示すように、電子回路110aは記憶回路50およびロジック回路52を備えている。記憶回路50は、例えば、キャッシュメモリまたはレジスタであり、実施例2のSRAM記憶回路または実施例2の変形例2および3のラッチ回路を有するフリップフロップを備える。記憶回路50およびロジック回路52には電源線36から仮想電源電圧VVDDが供給される。電源供給回路30はパワースイッチ32を有する。パワースイッチ32は仮想電源電圧VVDDを切り替えるまたは電源電圧を遮断する。電圧が低い仮想電源電圧VVDDは、記憶回路50がシュミットトリガモードでデータを安定に保持できるようにパワースイッチ32が設計されている。また、ロジック回路52には後述する実施例5のロジック回路が搭載されていてもよい。これにより、シミュットトリガモードにおいて、ロジック回路52は、安定に低電圧動作することができる。

30

#### 【0087】

記憶回路50とロジック回路52の組み合わせは、以下の3つが考えられる。第1に、記憶回路50はシュミットトリガモードとインバータモードとが切り替え可能であり、ロジック回路52は切り替えできない通常のロジック回路の場合である。第2に、記憶回路50は切り替えができない通常の記憶回路であり、ロジック回路52は切り替え可能な場合である。第3に、記憶回路50およびロジック回路52ともに切り替え可能な場合である。いずれの場合も切り替え可能な回路において、仮想電源電圧VVDDの設計が重要となる。また、記憶回路50およびロジック回路52は複数のブロックを含んでもよい。さらに、記憶回路50に周辺回路が含まれていてもよい。

40

#### 【0088】

50

実施例 4 によれば、記憶回路 50 およびロジック回路 52 に共通に仮想電源電圧 VV D D を供給するパワースイッチ 32 を備える。これにより、パワースイッチ 32 の数を減らせるため、小型化が可能となる。例えば、パワースイッチ 32 の占有面積を小さくできる。

#### 【0089】

図 19 (b) に示すように、電子回路 110 bにおいては、記憶回路 50 には電源線 36 a から仮想電源電圧 VV D D 1 が供給され、ロジック回路 52 に電源線 36 b から仮想電源電圧 VV D D 2 が供給される。電源供給回路 30 はパワースイッチ 32 a および 32 b を有する。パワースイッチ 32 a および 32 b は、それぞれ仮想電源電圧 VV D D 1 および VV D D 2 を切り替えるまたは電源電圧を遮断する。また、記憶回路 50 およびロジック回路 52 は複数のブロックを含んでもよい。さらに、記憶回路 50 に周辺回路が含まれていてもよい。その他の構成は実施例 4 と同じであり説明を省略する。

#### 【0090】

実施例 4 の変形例 1 によれば、記憶回路 50 とロジック回路 52 に独立に仮想電源電圧 VV D D 1 および VV D D 2 を供給するパワースイッチ 32 a および 32 b を備える。これにより、記憶回路 50 とロジック回路 52 とで、異なる仮想電源電圧を異なる時間に切り替えることができる。

#### 【0091】

図 19 (c) に示すように、電子回路 110 cにおいては、パワースイッチ 32 a は、電源電圧 VD D の電源から記憶回路 50 に仮想電源電圧 VV D D 1 を供給し、パワースイッチ 32 b は、電源電圧 VD D の電源からロジック回路 52 に仮想電源電圧 VV D D 2 を供給する。また、記憶回路 50 およびロジック回路 52 は複数のブロックを含んでもよい。さらに、記憶回路 50 に周辺回路が含まれていてもよい。その他の構成は実施例 4 の変形例 1 と同じであり説明を省略する。

#### 【0092】

実施例 4 の変形例 2 によれば、電源線 36 a および 36 b を省略できるため、レイアウトが簡略化され、また、占有面積を小さくできる。

#### 【0093】

実施例 4 およびその変形例においては、記憶回路 50 にシュミットトリガモードとインバータモードとの切り替え可能な回路が含まれる場合、データ保持できる仮想電源電圧 VV D D となるようにパワースイッチを設計する。ロジック回路 52 にシュミットトリガモードとインバータモードとの切り替え可能な回路が含まれる場合、低電圧動作が安定に可能となる仮想電源電圧 VV D D となるようにパワースイッチを設計する。また、パワースイッチは、1つのトランジスタで構成されていてもよいし、複数のトランジスタで構成されていてもよい。

#### 【0094】

実施例 4 およびその変形例において、電源供給回路 30 をグランド側に設ける場合についても図 19 (a) から図 19 (c) と同様の構成とすることができます。すなわち、記憶回路 50 およびロジック回路 52 を共通のグランド線に接続し、グランド線とグランドとの間にパワースイッチ 32 を設けてもよい。また、記憶回路 50 およびロジック回路 52 をそれぞれグランド線に接続し、各グランド線とグランドとの間にそれぞれパワースイッチ 32 を設けてもよい。さらに、グランド線を設けず、記憶回路 50 およびロジック回路 52 とグランドとの間にそれぞれパワースイッチ 32 を設けてもよい。さらに、パワースイッチ 32 を電源側とグランド側の両方に設けてもよい。

#### 【実施例 5】

#### 【0095】

シュミットトリガモードにおいて低消費電力（または消費エネルギーが最小になる電圧）で動作させる例である。図 20 は、実施例 5 におけるインバータ回路の伝達特性を示す図である。図 20 に示すように、実施例 5 では、実施例 1 に比べシュミットトリガモードにおけるヒステリシスを実施例 1 より小さくする。例えば、FET 15 および 16 などの

10

20

30

40

50

設定および／または電圧VFPおよびVFNの設定により、ヒステリシスの大きさを変えることができる。

#### 【0096】

論理回路においては、シュミットトリガモードにおけるヒステリシスを小さくしてもよい。ヒステリシスが小さくても電圧の変化が急峻であれば、ノイズマージンが大きくなり、バラツキ耐性およびノイズ耐性に優れる。このため、低電源電圧における動作が可能となる。よって、シュミットトリガモードにおいて仮想電源電圧VVDDを低くすれば、消費電力を抑制できる。例えば、仮想電源電圧VVDDを、動作のエネルギー効率が極小となる電圧付近とすることができます。インバータモードにおいては、仮想電源電圧VVDDを高くし、高速動作が可能となる。

10

#### 【0097】

記憶回路においても、シュミットトリガモードにおいて、実施例1よりヒステリシスを小さくし、仮想電源電圧VVDDを、インバータモードより低くする。これにより、インバータモードよりは動作速度が遅いが、低消費電力で動作を行なうことができる。仮想電源電圧VVDDは、実施例1のシュミットトリガモードの仮想電源電圧VVDDより高くてもよい。

#### 【0098】

例えば、実施例4およびその変形例の記憶回路50内の記憶セルおよび／またはロジック回路52内の論理回路に実施例5を用いることができる。論理回路についてNAND回路を例に説明する。

20

#### 【0099】

図21は、実施例5を用いたNAND回路の回路図である。図21に示すように、電子回路112は、FET11aから16を備える。電源線36と出力ノードNoutとの間に、FET11aと12aが直列に、FET11bと12bが直列に接続され、FET11aおよび12aと、FET11bおよび12bと、が並列に接続されている。FET11aと12aとの間のノードと、FET11bと12bとの間のノードとは共通化され中間ノードNm1となる。

#### 【0100】

出力ノードNoutとグランド線38との間にFET13aから14bが直列に接続されている。FET13bとFET14aとの間のノードは中間ノードNm2である。FET11aから14aのゲートは共通に入力ノードNin1に接続され、FET11bから14bのゲートは共通に入力ノードNin2に接続される。FET15および16の接続は実施例1と同じである。その他の構成は実施例1と同じであり、説明を省略する。

30

#### 【0101】

電子回路112によれば、入力ノードNin1およびNin2にAおよびBが入力する。出力ノードNoutにはAとBのNANDであるCが出力される。シュミットトリガモードにおいて、仮想電源電圧VVDDを低くする（例えば0.3V）ことにより、動作速度は遅いが消費電力を削減できる。インバータモードにおいて、仮想電源電圧VVDDを高くする（例えば1.2V）ことにより、高速に動作することができます。以上NAND回路を例に説明したが、NAND回路以外の論理回路（例えば、OR回路、AND回路、XOR回路、NOR回路）にも実施例5を用いることができる。

40

#### 【実施例6】

#### 【0102】

図22(a)は、実施例6に係る電子回路のブロック図、図22(b)は、実施例6の各モードの動作を示す図である。図22(a)に示すように、電子回路114は、記憶回路86、制御回路20および電源供給回路30を備えている。記憶回路86は、実施例2およびその変形例の双安定回路40を有する。制御回路20は記憶回路86内のインバータ回路10のモードを切り替える信号を出力する。電源供給回路30は、電源線36に仮想電源電圧VVDDを供給する。電源供給回路30がパワースイッチの場合、パワースイッチの接続は図19(a)から図19(c)のいずれでもよい。また、グランド側にパワ

50

ースイッチを接続してもよく、グランド側と電源電圧VDD側の両方にパワースイッチを接続してもよい。

#### 【0103】

図22(b)に示すように、記憶回路86内のインバータ回路がインバータモード(第2モード)のとき、図20のようにヒステリシスはない。第2モードにおいて、電源供給回路30は仮想電源電圧VVDDとして高い電圧を供給すると、記憶回路86は高速で動作する。シュミットトリガモードのときは第1モードと第3モードとがある。第1モードのとき、ヒステリシスは図20の実施例1のように大きい。電源供給回路30が仮想電源電圧VVDDとして低い電圧を供給すると、記憶回路86は低消費電力でデータを保持する。第3モードのとき、ヒステリシスは図20の実施例5のように第1モードより小さい。また、第3モードの伝達特性は第2モードより急峻であり、第1モードと同じか緩慢である。第3モードのとき、電源供給回路30が仮想電源電圧VVDDとして第1電圧より高く第2電圧より低い第3電圧を供給すると、記憶回路86は低速ではあるが低消費電力でも安定に動作する。10

#### 【0104】

実施例6によれば、記憶回路86内のインバータ回路10は、第1モード、第2モード、および第3モードに切り替わる。制御回路20は、インバータ回路10に、第1信号および第2信号に加え、インバータ回路10を第3モードとする第3信号を出力する。電源供給回路30は、インバータ回路10が第3モードのとき仮想電源電圧VVDDとして第2電圧より低い第3電圧を供給する。記憶回路86を3つのモードで動作できる。実施例6では、第3電圧を第1電圧より高く設定しているが、第3電圧を第1電圧と同じまたは低くしてもよい。20

#### 【0105】

実施例1から6およびその変形例において説明した各FETは、MOSFET、MIS(Metal Insulator Semiconductor)FET、MES(Metal Semiconductor)FET、FinFET、トンネルFETなどの同等の動作ができる電界効果トランジスタであればよい。

#### 【実施例7】

#### 【0106】

実施例1および2では、図5(a)および図12(a)のように、電圧VFNおよびVFPのハイレベルは仮想電源電圧VVDDである。これは、例えば図2(a)の制御回路20(例えばインバータ22および24)に供給される電源電圧を仮想電源電圧VVDDとしているためである。さらに、制御回路20に仮想グランド電圧VGNが供給される場合、電圧VFNおよびVFPのローレベルは仮想グランド電圧VGNとなる。このように、制御回路20に仮想電源電圧VVDDおよび仮想グランド電圧VGNを供給することにより、制御回路20の消費電力を削減できる。30

#### 【0107】

一方、制御回路20に供給される電源電圧およびグランド電圧を仮想電源電圧VVDDおよび仮想グランド電圧VGNと異ならせることもできる。図23(a)および図23(b)は、実施例7に係る電子回路の回路図である。図23(a)に示すように、電子回路116aにおいて、電源供給回路30には電圧VDDが供給されている。インバータ22および24には、電源電圧として電圧VDD2が供給され、グランド電圧として電圧GNDが供給されている。電圧VFPおよびVFNのローレベルおよびハイレベルはそれぞれ電圧GNDおよび電圧VDD2となる。その他の構成は実施例1の図2(a)と同じであり説明を省略する。例えば電圧VDD2を電源供給回路30に印加される電圧VDDとする。これにより、電源供給回路30が供給する仮想電源電圧VVDDに関係なく、電圧VFPおよびVFNのハイレベルを電圧VDDとすることができます。40

#### 【0108】

図23(b)に示すように、電子回路116bにおいて、電源供給回路30はグランド側に設けられている。電源供給回路30はグランド線38に仮想グランド電圧VGNを50

供給する。インバータ 22 および 24 には、電源電圧として電圧 VDD が供給され、グランド電圧として電圧 GND2 が供給されている。電圧 VFP および VFN のローレベルおよびハイレベルはそれぞれ電圧 GND2 および電圧 VDD となる。その他の構成は図 23 (a) と同じであり説明を省略する。例えば電圧 GND2 を電源供給回路 30 に供給されるグランド電圧 GND とする。これにより、電源供給回路 30 が供給する仮想グランド電圧 VGD に関係なく、電圧 VFP および VFN のローレベルをグランド電圧 GND とすることができる。

【 0 1 0 9 】

実施例 7 によれば、電圧 VFP および VFN のハイレベルおよびロー・レベルを仮想電源電圧 VVDD およびグランド電圧 VGN と異ならせることができる。例えば、電圧 VFP および VFN のハイレベルおよびロー・レベルをそれぞれ電圧 VDD および GND することもできる。実施例 2 から実施例 6 およびその変形例においても、電圧 VFP および VFN は任意に設定できる。

10

[ 0 1 1 0 ]

以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

### 【符号の説明】

[ 0 1 1 1 ]

10、10a、10b インバータ回路

20

1 1 - 1 6 F E T

20 制御回路





22-26 インバー・タ

30 電源供給回路


40 双安定回路

【 図 1 】


【 図 2 】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】






【図12】





【図13】





【図14】




【図15】




【図16】




【図17】




【図18】



【図19】




【 図 2 0 】




(b)

(c)

【习题 2-1】




〔 図 2 2 〕



モード	ヒステリス	電源電圧	動作
インバータモード*	第2モード	なし	大 高速動作
シュミットトリガーモード*	第3モード*	小 中 低消費電力動作	
	第1モード*	大 小 低消費電力モード保持	

【図23】



---

フロントページの続き

(56)参考文献 米国特許第8289755(US, B1)  
米国特許出願公開第2010/0214863(US, A1)  
米国特許第6448830(US, B1)  
特開2001-185996(JP, A)  
特開平11-214962(JP, A)

(58)調査した分野(Int.Cl., DB名)

G 11 C 5 / 14  
G 11 C 11 / 00  
G 11 C 11 / 412  
G 11 C 11 / 417  
H 03 K 3 / 037  
H 03 K 3 / 353