(12)特許公報(B2) (19) 日本国特許庁(JP)

(11) 特許番号

特許第6443699号

(P6443699)

| (45)発行日 | 平成304 | ≢12月26日 (2018.12. | 26) | | (24) 登録日 平成30年12月7日 (2018.12.7) | | | |
|--|--|--|--|---|---|---|-------------|--------|
| (51) Int.Cl. HO1L HO1L HO1L HO1L B82Y | 27/10 29/06 29/66 29/786 10/00 | (2006.01) (2006.01) (2006.01) (2006.01) (2011.01) | F I HO1 L HO1 L HO1 L HO1 L HO1 L | 27/10 29/06 29/66 29/78 29/78 | 451 601N S 622 617N 請求項の数11 | (全 30 頁) | 最終頁に糺 | 続く |
| (21) 出願番号 (86) (22) 出愿 (86) 国際出願 (87) 国際公開 (87) 国際公開 審査請求 (31) 優先権主 (32) 優先日 (33) 優先権主 | | 特願2016-545560 (P 平成27年8月25日 (2 PCT/JP2015/073917 W02016/031836 平成28年3月3日 (20 平成29年10月27日 (特願2014-176634 (P 平成26年8月29日 (2 日本国 (JP) | 2016-545560) 015.8.25) 16.3.3) 2017.10.27) 2014-176634) 014.8.29) | (73)特許権 (74)代理人 (72)発明者 (72)発明者 (72)発明者 | 者 503360115 者 503360115 立玉 9 立玉 9 100082876 中 真神立寺京学加神奈大 四都内納 川学 府 川学 仲県法人 市 也 漢東 市 近 浜東 | 法人科学技術 拡 本町四丁目1 市 森 て 本 で 本 で 本 て 天 二 本 二 二 本 二 二 二 本 二 二 二 二 二 二 二 二 二 二 二 二 二 | 東興機構 | 国 |
| | | | | | | 月 | 最終頁に続く | |

(54) 【発明の名称】 ナノデバイス

(57)【特許請求の範囲】

【請求項1】

ナノサイズのギャップを有するように一方の電極と他方の電極とが配置されて成るナノ ギャップ電極と、

前記ナノギャップ電極間に設けられるナノ粒子と、

複数のゲート電極と、を備え、

前記複数のゲート電極のうち、少なくとも一つがサイドゲート電極、トップゲート電極 又はボトムゲート電極であり、少なくとも一つが前記ナノ粒子の電荷状態を制御するフロ ーティングゲート電極であり、少なくとも一つが前記フローティングゲート電極への電荷 を蓄積するためのコントロールゲート電極であり、

10

前記フローティングゲート電極と前記コントロールゲート電極が水平方向又は垂直方向 に離隔して配置されている、ナノデバイス。

【請求項2】

前記ナノ粒子のオフセット電荷を素電荷の半分ずらすために、前記コントロールゲート 電極に電圧を印加して、前記フローティングゲート電極に電荷を蓄積することにより、メ モリを書き換える、請求項1に記載のナノデバイス。

【請求項3】

前記コントロールゲート電極に電圧を印加することにより、前記フローティングゲート電 極には前記ナノ粒子の電荷状態を反転させるのに必要な電圧が印加され、

²⁰ 前記サイドゲート電極、前記トップゲート電極、前記ボトムゲート電極のうち複数のゲ

【請求項4】

前記フローティングゲート電極に加える電圧は、クーロンオシレーションのピーク状態 とボトム状態の電圧の間とする、請求項1乃至3の何れかに記載のナノデバイス。 【請求項5】

前記フローティングゲート電極に<u>電圧を段階的に加え、前記ナノ粒子の電荷状態を段階</u> <u>的に異ならせる</u>ことにより、前記一方の電極と前記他方の電極との間に流れる電流を段階 的に異ならせる、請求項1乃至3の何れかに記載のナノデバイス。

【請求項6】

前記複数のゲート電極のうち前記サイドゲート電極、前記ボトムゲート電極、前記トッ プゲート電極の何れかのゲート電極に印加される電圧のHighとLowの入力に相当する電位 差として、一周期分のクーロンオシレーションにおけるピーク電流を与えるゲート電圧と 隣のピーク電流を与えるゲート電圧との電位差 Vの二等分、三等分又は四等分した或る 一つの電圧区間の両端に相当する値が設定される、請求項1乃至3<u>の何れか</u>に記載のナノ デバイス。

【請求項7】

前記複数のゲート電極は、前記ナノギャップ電極と同一の面に有る一又は複数の前記サ イドゲート電極を含んでなる、請求項1乃至6の何れかに記載のナノデバイス。

【請求項8】

前記ナノギャップ電極と前記ナノ粒子が絶縁層により覆われており、

前記複数のゲート電極は、前記サイドゲート電極及び前記トップゲート電極を含んでなる、請求項1乃至6の何れかに記載のナノデバイス。

【請求項9】

前記フローティングゲート電極を挟んで前記ナノ粒子と対向する位置に、前記コントロ ールゲート電極を備えており、

前記コントロールゲート電極に電圧を印加することにより、前記フローティングゲート 電極の電荷状態を変化させ、前記ナノ粒子の電荷状態を制御する、請求項1乃至<u>8</u>の何れ かに記載のナノデバイス。

【請求項10】

前記一方の電極と前記他方の電極とが前記ナノ粒子を挟んで配置されており、

前記複数のゲート電極として前記サイドゲート電極と前記フローティングゲート電極と が前記ナノ粒子を挟んで配置されており、

前記フローティングゲート電極を挟んで、前記ナノ粒子と対向するように前記コントロ ールゲート電極が配置されている、請求項1乃至<u>9</u>の何れかに記載のナノデバイス。 【請求項11】

前記一方の電極、前記他方の電極、前記サイドゲート電極、前記フローティングゲート 電極及び前記コントロールゲート電極が、同一面上に配置されている、請求項<u>10</u>に記載 のナノデバイス。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、ナノギャップ電極間にナノ粒子を設け、そのナノ粒子の電荷状態を制御する ナノデバイスに関する。

【背景技術】

[0002]

ナノギャップを有するように対となる電極を向かい合わせ、そのナノギャップにナノ粒 子や分子を配置して構成したデバイスは、スイッチング機能やメモリ機能を有するため、 新たなデバイスとして有望視されている。本発明者らは、無電解金メッキにより作製した ナノギャップ電極に対して化学的に合成した金ナノ粒子を導入して単電子トランジスタ(

30

20

10

40

10

20

30

Single Electron Transistor:SET)を組み立て、常温で動作するSET集積回路を構築す ることを目指している(非特許文献1)。また、5nm以下のギャップ長を有するナノギ ャップ電極を90%の収率で作製することに成功し(非特許文献2)、さらに、界面活性 剤分子をテンプレートとして用いた「分子定規無電解金メッキ法」(Molecular Ruler El ectroless Gold Plating: MoREGP)を開発し、2nmのギャップ長を有するナノギャップ 電極を再現性良く作製する技術を確立してきた(特許文献1,非特許文献3)。 【0003】

一方、非特許文献4には、ポリSi超薄膜細線とゲート電極とが酸化膜を介して互いに 交差している構造のトランジスタにおいて、単電子メモリの動作について報告がなされて いる。ポリSiは数nmの結晶粒が敷き詰められた構造を有しており、ゲート電圧を加え ると、ポリSi結晶粒に電子が満たされてゆき、パーコレーションパスがつながり、ソー スとドレインとの間に電流が流れるようになる。さらにゲート電圧として高い電圧を加え ると、蓄積ドットに電子が捕獲され、電子間のクーロン反発力により電流経路のコンダク タンスが変化して、メモリ効果が生じる。

[0004]

非特許文献 5 には、カーボンナノチューブを S i N 膜で覆い、 A u ドットとブロッキン グ層 A 1 2 O 3 を設けて、 A u ドットを電荷蓄積ノードとして用い、その上に、トップゲ ートを設ける技術が開示されている。

【先行技術文献】

【特許文献】 【0005】

【特許文献1】国際公開2012/121067号

【非特許文献】

【0006】

【非特許文献 1】K. Maeda, Y. Majima et al., ACS Nano, 6, 2798 (2012)

【非特許文献 2】Victor M. Serdio V., Yutaka Majima et al., Nanoscale, 4, 7161 (2 012)

【非特許文献 3】N. Okabayashi, Yutaka Majima et al., Appl. Phys. Lett., 100, 033 101 (2012)

【非特許文献4】K. Uchida et al., IEEE Trans Electron Dev., 41, 1628(1994) 【非特許文献5】Y. Fujii et al., Jpn. J. Appl. Phys., 51, 06FD11(2012)

【非特許文献6】T. Teranishi et al., Adv. Mater. 13, 1699 (2001)

【発明の概要】

【発明が解決しようとする課題】

[0007]

しかしながら、金属ナノ粒子の電荷状態を制御することを一つのデバイスで実現するこ とが難しく、金属ナノ粒子に誘起される電荷状態を素電荷の半分程度変化させることが難 しい。

【 0 0 0 8 】

そこで、本発明の目的は、上記課題に鑑み、ナノ粒子の電荷状態を制御可能なナノデバ 40 イスを提供することにある。

【課題を解決するための手段】

【0009】

本発明の課題を解決するために、以下の手段が講じられる。

[1]ナノサイズのギャップを有するように一方の電極と他方の電極とが配置されて成る ナノギャップ電極と、

前記ナノギャップ電極間に設けられるナノ粒子と、

複数のゲート電極と、を備え、

前記複数のゲート電極のうち、少なくとも一つがサイドゲート電極、トップゲート電極 又はボトムゲート電極であり、少なくとも一つが前記ナノ粒子の電荷状態を制御するフロ ⁵⁰

ーティングゲート電極であり、少なくとも一つが前記フローティングゲート電極への電荷 を蓄積するためのコントロールゲート電極であり、

前記フローティングゲート電極と前記コントロールゲート電極が水平方向又は垂直方向 に離隔して配置されている、ナノデバイス。

- [2]前記ナノ粒子のオフセット電荷を素電荷の半分ずらすために、前記コントロールゲ ート電極に電圧を印加して、前記フローティングゲート電極に電荷を蓄積することにより 、メモリを書き換える、前記[1]に記載のナノデバイス。
- [3]前記コントロールゲート電極に電圧を印加することにより、前記フローティングゲ ート電極には前記ナノ粒子の電荷状態を反転させるのに必要な電圧が印加され、

10 前記サイドゲート電極、前記トップゲート電極、前記ボトムゲート電極のうち複数のゲ ート電極からの入力による論理演算の出力を反転させる、前記 [1]に記載のナノデバイ ス。

[4]前記フローティングゲート電極に加える電圧は、クーロンオシレーションのピーク 状態とボトム状態の電圧の間とする、前記[1]乃至[3]の何れかに記載のナノデバイ ス。

[5]前記フローティングゲート電極に電圧を段階的に加え、前記ナノ粒子の電荷状態を 段階的に異ならせることにより、前記一方の電極と前記他方の電極との間に流れる電流を 段階的に異ならせる、前記[1]乃至[3]の何れかに記載のナノデバイス。

- [6]前記複数のゲート電極のうち前記サイドゲート電極、前記ボトムゲート電極、前記 トップゲート電極の何れかのゲート電極に印加される電圧のHighとLowの入力に相当する 20 電位差として、一周期分のクーロンオシレーションにおけるピーク電流を与えるゲート電 圧と、隣のピーク電流を与えるゲート電圧の電位差 Vの二等分、三等分又は四等分した 或る一つの電圧区間の両端に相当する値が設定される、前記 [1]乃至 [3]の何れかに 記載のナノデバイス。
- [7]前記複数のゲート電極は、前記ナノギャップ電極と同一の面に有る一又は複数の前 記サイドゲート電極を含んでなる、前記[1]乃至[6]の何れかに記載のナノデバイス

[8]前記ナノギャップ電極と前記ナノ粒子が絶縁層により覆われており、

前記複数のゲート電極は、前記サイドゲート電極及び前記トップゲート電極を含んでな る、前記[1]乃至[6]の何れかに記載のナノデバイス。

「9〕前記フローティングゲート電極を挟んで前記ナノ粒子と対向する位置に、前記コン トロールゲート電極を備えており、

前記コントロールゲート電極に電圧を印加することにより、前記フローティングゲート 電極の電荷状態を変化させ、前記ナノ粒子の電荷状態を制御する、前記[1]乃至[8] の何れかに記載のナノデバイス。

[10]前記一方の電極と前記他方の電極とが前記ナノ粒子を挟んで配置されており、 前記複数のゲート電極として、前記サイドゲート電極と前記フローティングゲート電極 とが前記ナノ粒子を挟んで配置されており、

前記フローティングゲート電極を挟んで、前記ナノ粒子と対向するように前記コントロ ールゲート電極が配置されている、前記 [1]乃至 [<u>9</u>]の何れかに記載のナノデバイス 40

[11]前記一方の電極、前記他方の電極、前記サイドゲート電極、前記フローティング ゲート電極及び前記コントロールゲート電極が、同一面上に配置されている、前記[10]に記載のナノデバイス。

【発明の効果】

[0010]

本発明によれば、複数のゲート電極の少なくとも一つをフローティングゲート電極とし て用いるため、ナノ粒子の電荷状態を任意に制御することができ、一つのナノデバイスで 多値メモリを構成したり、一つのナノデバイスで書き換え可能な論理演算素子を構成する ことができる。よって、本発明によれば、省電力な単電子フラッシュメモリ、論理演算素

子への応用が期待される。

【図面の簡単な説明】

[0011]

【図1】本発明の実施形態に係るナノデバイスの構成を模式的に示す図である。

【図2】図1に示すナノデバイスの一形態を示し、(A)は断面図、(B)は平面図である。

【図3】図2とは異なるナノデバイスの一形態を示し、(A)は断面図、(B)は平面図 である。

【図4】本発明の実施形態に係るナノデバイスを多値メモリとして活用する場合を説明す るための図で、(A)は或る値のドレイン電圧を印加したときのドレイン電流 - ゲート電 10 圧特性を示し、(B)はドレイン電流の時間特性を示す。

【図5】3入力における真理値表を示す図である。

【図6】或るドレイン電圧において、各ゲート電圧に応じて流れるドレイン電流の波形を 模式的に示す図である。

【図7】ドレイン電圧 V_dと各ゲート電圧 V_{g1}, V_{g2}, V_{top-gate}を各値に 設定したときのドレイン電流 Iの微分コンダクタンスを模式的に示す図である。

【図8】本発明の実施形態に係るナノデバイスの一形態を示し、(A)は断面図、(B) は平面図である。

【図9】実施例で作製したサンプルにおいて、ドレイン電圧に対するドレイン電流を示す 図である。

20

30

40

【図10】第1サイドゲート電圧V_{G1}(V)、第2サイドゲート電圧V_{G2}(V)をそれぞれ掃引したときのドレイン電流V_D(mV)と微分コンダクタンスのマッピング(ス タビリティダイアグラム)を示す図である。

【図11】クーロンオシレーション特性を示す図で、(A)は第2サイドゲートを0Vに したときの第1サイドゲートに印加する電圧に対するドレイン電流I_{DS}(pA)依存性 、(B)は第1サイドゲートを0Vにしたときの第2サイドゲートに印加する電圧に対す るドレイン電流I_{DS}(pA)依存性を示す。

【図12】図11(A)の原点付近を拡大した図である。

【図13】第1サイドゲートに印加する電圧 V_{G1}が25m V,95m Vである場合を抽出した図である。

【図14】図13に示す測定をした後におけるクーロンオシレーション特性を示す図であ り、(A)は第2サイドゲートを0Vにしたときの第1サイドゲートに印加する電圧に対 するドレイン電流I_{DS}(PA)依存性、(B)は第1サイドゲートを0Vにしたときの 第2サイドゲートに印加する電圧に対するドレイン電流I_{DS}(PA)依存性を示す。 【図15】第1サイドゲートで電荷フォーミングを行い、第2サイドゲート電圧でクーロ ンオシレーション特性を測定した図である。

【図16】第2サイドゲート電圧のパルス幅の入力依存性を示し、(A),(B),(C))はそれぞれパルス幅が5秒、0.5秒、0.05秒の場合を示す。

【図17】サイドゲートで電荷フォーミングを行っているときのドレイン電流の時間依存 性を示す図であり、実線はナノデバイスのドレイン電流、破線はサイドゲート電圧を示す

【図18】(A),(B),(C)は、図3のナノデバイスにおいて、3つのゲート電圧 に対するクーロンダイヤモンド特性をそれぞれ示す図である。

【図19】3つのゲート電圧に対してパルス列を印加して、ナノデバイスがXOR動作を示すことを表した図である。

【図20】実施例4で作製したナノデバイスにおいて、第1サイドゲート電圧V_{FG}(V)、第2サイドゲート電圧V_{CG}(V)をそれぞれ掃引したときのドレイン電流V_D(m V)と微分コンダクタンスのマッピング(スタビリティダイアグラム)を示す図である。 【図21】実施例4で作製したナノデバイスにおいて、2入力のゲート電極をそれぞれ独 立して掃引したときのクーロンオシレーションを示す図であり、(A)は、V_{FG}に0V を印加した状態でスイッチを切り、フローティングゲート電極をフローティング状態にしたときのI_{DS}-V_{CG}特性を示し、(B)は、電圧V_{CG}を0VにしたときのI_{DS}-V_{FG}特性を示す図である。

【図22】実施例4で作製したナノデバイスにおいて、フローティング電極の電荷フォー ミングの電圧を30mV,45mV,100mVとしてフローティングゲートとして用い たときの電流の時間依存性を示す図である。

【図23】実施例5で作製したナノデバイスのSEM像と測定回路を示す図である。

【図24】実施例5で作製したナノデバイスのドレイン電流 - ドレイン電圧特性を示す図である。

【図25】実施例5で作製したナノデバイスにおいて、コントロールゲートにパルス電圧 ¹⁰ を印加したときのドレイン電流 - ゲート電圧特性を示す図である。

【図26】(A)は、実施例5で作製したナノデバイスにおいて、フローティングゲート 電圧に電荷が蓄積されていない状態でのドレイン電流の微分値をドレイン電圧及びサイド ゲート電圧の二次元平面にプロットした図であり、(B)は、コントロールゲートに20 Vパルス印加後のドレイン電流の微分値をドレイン電圧及びサイドゲート電圧の二次元平 面にプロットした図である。

【図27】書込信号、消去信号の繰り返し入力に伴うドレイン電流の変化を示す図である

【符号の説明】 20 [0012]10,10A,20:ナノデバイス 1:基板(半導体基板) 2:第1の絶縁層(絶縁層) 3 A , 3 B : 種電極(イニシャル電極) 4 A , 4 B : メッキ電極 5:ナノギャップ電極 5 A:

一方の電極(ソース電極) 5 B: 他方の電極(ドレイン電極) 6:自己組織化単分子膜 30 7:金属ナノ粒子(金ナノ粒子) 8:第2の絶縁層(別の絶縁層) 9:ゲート電極 9A:サイドゲート電極 9B:サイドゲート電極(フローティングゲート電極) 9C:トップゲート電極 9D:ボトムゲート電極 11:スイッチ 12:コントロールゲート電極 【発明を実施するための形態】 40 [0013]以下、図面を参照して本発明を実施するための形態について具体的に説明する。 [0014]図1は、本発明の実施形態に係るナノデバイスの構成を模式的に示す図である。本発明 の実施形態に係るナノデバイス10は、ナノギャップを有するように一方の電極5Aと他 方の電極5Bとを設けて成るナノギャップ電極5と、前記ナノギャップ間に設けられる金

図 2 は図 1 に示すナノデバイスの一形態を示し、(A)は断面図、(B)は平面図である。ナノデバイス10は、具体的には、基板1と、絶縁層2と、その絶縁層2上に設けら ⁵⁰

属ナノ粒子7と、複数のゲート電極9と、を備えており、前記複数のゲート電極9の少な

くとも一つをフローティングゲート電極9Bとして機能させる。

[0015]

(6)

れたナノギャップ電極5と、ナノギャップ電極5上に設けた自己組織化単分子膜6と、自 己組織化単分子膜6を介在してナノギャップ間に設けられた金属ナノ粒子7と、前記絶縁 層2上にナノギャップ電極5の配列方向と交差するように設けられた複数のゲート電極9 (9A,9B)と、を備える。複数のゲート電極9は何れもサイドゲート電極であり、サ イドゲート電極9Bの一つをフローティングゲート電極として機能させる。ナノギャップ 電極 5 (5 A , 5 B) は、 1 又は 2 以上の層からなる種電極 3 A , 3 B と、メッキ電極 4 A . 4 B とから成る。

[0016]

複数のゲート電極9のうち少なくとも一つのサイドゲート電極9Aには、ゲート電圧を 10 加えることが出来るように配線接続されている。その他のサイドゲート電極9Bには、図 1 に示すようにスイッチ11の一端が接続されており、フローティング電極にフローティ ング電圧Vfを印加して或る電位となるようにすることができる。 [0017]

図3は図2とは異なるナノデバイスの一形態を示し、(A)は断面図、(B)は平面図 である。ナノデバイス10Aは、具体的には、基板1と、絶縁層2と、その絶縁層2上に 設けられたナノギャップ電極5と、ナノギャップ電極5上に設けた自己組織化単分子膜6 と、自己組織化単分子膜6を介在してナノギャップ間に設けられた金属ナノ粒子7と、複 数のゲート電極9とを備える。複数のゲート電極9は、図3に示す形態では図2に示す形 態と異なり、サイドゲート電極9A,9Bとトップゲート電極9Cとボトムゲート電極9 Dとを備える。ゲート電極9の数は、前記絶縁層2上にナノギャップ電極の配列方向と交 差するように設けられたサイドゲート電極9A,9B及びトップゲート電極9Cとの組み |合わせで設定される。サイドゲート電極9A,9B及びトップゲート電極9Cの数はナノ デバイス10Aの用途に応じて適宜設定される。

[0018]

図3に示すナノデバイス10Aでは、ナノギャップ電極5、金属ナノ粒子7及びサイド ゲート電極9A,9B上に第2の絶縁層8が形成されており、その第2の絶縁層8上にト ップゲート電極9Cが形成されている。また、ボトムゲート電極9Dは基板1上に形成さ れており、基板1により電位を印加することができる。図3に示すナノデバイス10Aに おいても、複数のゲート電極の9のうち、少なくとも一つをフローティングゲート電極と して用いる。

[0019]

複数のゲート電極9のうち少なくとも一つのゲート電極には、ゲート電圧を加えること が出来るように配線接続されている。その他のゲート電極には、スイッチの一端が接続さ れており、フローティング電極にフローティング電圧Vfを印加したり、或る電位となる ようにすることができる。以下の説明では図2に示す形態を主として説明するが、図3に 示す形態であっても同様である。

─ 方の電極5Aとしてのソース電極には電流計が接続され、他方の電極5Bとしてドレ イン電極にはドレイン電圧Vdを印加することができるように構成され、ドレイン電圧に よってナノギャップ電極間に流れる電流が計測される。

[0021]

図1乃至図3に示すナノデバイスは、ゲート電極9の少なくとも一つをフローティング ゲート電極として用いるため、メモリ機能、論理演算機能等、各種の機能を有する。以下 、順に説明する。

[0022]

(メモリ機能)

本発明の実施形態に係るナノデバイスでは、フローティングゲート電極にフローティン グ電圧 V f を印加した後に、スイッチをOFFしても、フローティングゲートに蓄えられ た電荷で、金属ナノ粒子の電荷の状態を記憶させておくことができる。後述する実施例で 示すように、現状で12時間以上のリテンション特性が得られている。

20



[0023]

(多値メモリ)

本発明の実施形態に係るナノデバイスは、フローティングゲート電極に加える電圧によ り、金属ナノ粒子の電荷状態を段階的に異ならせることができ、その結果として、ナノギ ャップ電極間に流れる電流を段階的に異ならせることができる。よって、任意のゲート電 圧を設定することにより、金属ナノ粒子の電荷状態を段階的に異ならせ、多数の状態を一 つのメモリで表せ、多値メモリとして用いることができる。

(8)

[0024]

図4は、本発明の実施形態に係るナノデバイスを多値メモリとして活用する場合を説明 するための図である。図4(A)は或る値のドレイン電圧を印加したときのドレイン電流 - ゲート電圧特性を示し、図4(B)はドレイン電流の時間特性を示す。図4(A)の横 軸はフローティングゲート電圧(V)、縦軸はドレイン電流(pA)である。図4(A)において実線 と点線は電圧のスイープの前後に相当する。金属ナノ粒子がクーロン島として作用するの で、ドレイン電流 - ゲート電圧特性にはクーロンオシレーションが観察される。クーロン オシレーションの傾斜のうち、上昇する部分、下降する部分の何れかを、任意の段階に分 けることで、ドレイン電流が異なる値となる。従って、図4(B)に示すように、ゲート 電圧を例えば、1(V)~4(V)の或る範囲内に設定することで、その範囲に対応した ドレイン電流が流れる。よって、フローティングゲート電圧Vfの値に応じて、複数の状 態を保持することができる。

20

10

【 0 0 2 5 】

(メモリ安定性)

本実施形態に係るナノデバイスでは、スイッチをON/OFFすることにより、フロー ティング状態を得ている。このスイッチの動作によって単電子トランジスタのメモリ動作 に影響を与えない。

[0026]

(単電子トランジスタの書き換え動作)

本発明の実施形態に係るナノデバイスでは、複数のゲート9のうち、信号入力端子として用いる入力ゲートと、書き換え動作を行うフローティング電圧を印加するためのコントロールゲートと、を備える。コントロールゲートに電圧を印加することでナノ粒子の電荷状態を換え、単電子トランジスタの動作を反転させる。入力ゲートを例えば3入力とすることにより、XOR,XNORなどの各種論理演算処理が実現される。

【 0 0 2 7 】

3 つの入力ゲートを有するナノデバイスが、論理演算処理をすることを説明する。図5 は、3入力における真理値表を示す図であり、各論理動作をさせるためのゲート電圧の設 定の仕方を併せて示してある。ナノデバイスは単電子トランジスタの構造を有しているた め、ゲート電圧によって金属ナノ粒子からなる単電子島の電荷が変調し、その結果、電流 が流れる状態と流れない状態の2つの状態が周期的に現れるという、所謂クーロンオシレ ーション現象が観察される。図6 は或るドレイン電圧において、各ゲート電圧に応じて流 れるドレイン電流の波形を模式的に示し、図7 は、ドレイン電圧V d と各ゲート電圧V g 1, V g 2, V t o p - g a t e を各値に設定したときのドレイン電流Iの微分コンダク タンスを模式的に示す図である。図7 においては、ドレイン電流Iの微分コンダクタンス の大きさがメッシュの数に応じて大きくなるように示している。図6 に示すように、クー ロンオシレーション特性における電流波形は、ドレイン電圧V d と各ゲート電圧の2 つの 電圧方向に正の傾きと負の傾きを有する直線で外挿され、電流値はピークを持つ。 【0028】

図5に示すように、ピーク電流を与えるゲート電圧V1と右隣のピーク電流を与えるゲート電圧V2の差 V(=V2-V1)が、1周期分のクーロンオシレーションに相当し、ゲート容量Cは、C=e/ Vで与えられる。ここで、eは素電荷である。この Vの 値は、金属ナノ粒子と一方の電極及び他方の電極との配置関係、さらに、二つのサイドゲ 30

ート電極とトップゲート電極及び / 又はボトムゲート電極との配置関係に依存する。よって、 Vの値は、三つのゲート電極の配置に依存するので、三つのゲート電極毎に、ドレイン電流I_dの1周期分のクーロンオシレーションに対応した Vの値が異なる。 【0029】

(単電子トランジスタの書き換え動作その1:XORとその反転動作)

3つの入力ゲートを有するナノデバイスに対して排他的論理和(XOR:exclusive or)の動作をさせる場合には、各ゲート電圧の値を次のように設定すればよい。XOR動作 では、3つの入力ゲートに印加される「0」の電圧と「1」の電圧の入力に相当する電圧 の差が、 V/2(2分の1周期)に相当する電圧差となるようにドレイン電圧を調整す る。そして、例えば「1」の入力に相当するトップゲート電圧を、クーロンオシレーショ ンのピーク電流をとるゲート電圧とし、「0」の入力に相当するゲート電圧を V/2だ け小さい電圧値とする。トップゲート電圧は先に決めた「0」の入力にして、次に、一方 のサイドゲート電圧は、ピーク電流をとるサイドゲート電圧を「1」の入力に相当するゲ ート電圧とし、「0」の入力に相当するゲート電圧を V/2だけ小さい電圧値とする。 トップゲート電圧と一方のサイドゲート電圧を「0」の入力にして、さらに、他方のサイ ドゲート電圧は、ピーク電流をとるゲート電圧を「1」の入力に相当するゲート電圧とし 、「0」の入力に相当するゲート電圧を「1」の入力に相当するゲート電圧とし 、「0」の入力に相当するゲート電圧を V/2だけ小さい電圧値とする。その際、3つ のゲート電圧が共に「1」の入力に相当するゲート電圧で、出力が「1」の電流ピーク値 をとるように、入力のゲート電圧を設定する。

[0030]

3つのゲート電圧を全て「0」の状態とすると、電流は流れず出力は「0」となる。 3つのゲート電極のいずれか1つのゲート電圧を「1」の状態とし、残りの2つのゲート電圧を「0」の状態とすると、ピーク電流が流れ、出力は「1」となる。

3つのゲート電極のなかで、いずれか2つのゲート電圧を「1」の状態とし、残り1つ のゲート電圧を「0」の状態とすると、ゲート電圧による単電子島への電荷誘起の重畳が 起こり、1周期分の Vを印加した状態となるため、出力は「0」の状態となる。

3つのゲート電圧を「1」の状態とすると、1.5周期分の Vを印加したことと等し いので出力は「1」となる。

図 5 の論理対応表の X O R の列では、上述した出力電流の結果を示す。出力結果で、「 0」は電流が流れない状態又は小さい状態を示し、「1」は電流が流れる状態又は大きい 状態を示す。

論理対応表の最下欄には、1周期分のクーロンオシレーション(横軸はゲート電圧、縦 軸がドレイン電流)を示しており、黒丸()印は「0」の電流出力状態、白丸(〇)印 は「1」の電流出力状態を示している。XOR動作では、 V/2の電位差を入力ゲート 電圧の「0」と「1」の状態に相当する電位の差として用い、入力が「0」側で出力が「 0」であることから、1周期分のクーロンオシレーションの左半分の電圧領域を各ゲート 電極に印加する電圧として用いている。

【0031】

以上のように、ゲート電極の入力の組み合わせと出力との関係は、排他的論理和 X O R 動作の出力となっている。よって、ナノデバイスでは、クーロンオシレーション特性と、 複数のゲート電極による単電子島への電荷の誘起の重畳現象とにより、論理演算を実現す ることができる。

【0032】

本発明の実施形態に係るナノデバイスでは、複数のゲート電極のうち任意数の入力のゲ ート電極として用いていない残りのゲート電極をフローティングゲート電極として用い、 フローティングゲート電極のクーロンオシレーションのピークtoピークの電圧の半分の 電圧の大きさ分+側又は - 側にシフトさせ、スイッチをOFFとして、フローティングゲ ートに電荷を誘起する。この誘起した電荷によって金属ナノ粒子の電荷状態が反転する。 このようなフローティングゲートにより、ナノデバイスによって書き換え可能な論理演算 回路が実現される。 10

20

[0033]

ここで、フローティングゲートに印加する電圧は、クーロンオシレーションのピークt o ピークの電圧の半分の電圧である必要はなく、金属ナノ粒子の電荷状態を反転させるの に必要な電圧であればよい。フローティングゲートに印加する電圧を決める要素としては 、第1に金属ナノ粒子とナノギャップ電極との配置関係、第2に金属ナノ粒子と各ゲート 電極との配置関係、第3にゲートのうちフローティングゲートとしてトップゲートを用い るかボトムゲートを用いるか、第4に、トップゲートを設けるための第2の絶縁層の厚さ 及び誘電率の値が挙げられ、これらの少なくとも一つ以上の要素の影響を受ける。 【0034】

(10)

(単電子トランジスタの書き換え動作その2の前提として、その他の論理演算) ナノデバイスに対して排他的論理和の否定(XNOR: exclusive not OR)の動作をさ せる場合について説明する。この場合、各ゲート電圧の値を次のように設定すればよい。 すなわち、XNOR動作では、XORと同様に「0」と「1」の状態の入力電圧の差が、

V / 2 に相当するゲート電圧差となるようにドレイン電圧を調整するが、3つのゲート 電圧が共に「0」の入力に相当するゲート電圧で、出力が「1」の電流ピーク値をとるよ うに、入力のゲート電圧を設定する。すると、XORと同様な動作原理により、このゲー ト電圧の設定で、XNORの論理演算を実現することができる。このことは、1周期分の クーロンオシレーションの図の右半分の電圧領域を各ゲート電極に印加する電圧として用 いていることになる。

【 0 0 3 5 】

次に、ナノデバイスに対して、入力「0」と入力「1」の電圧差として V/4(4分の1周期)を用い、 V/4の電圧差を有する2つのゲート電圧を加えた際に、クーロン オシレーションの電流ピーク手前の正のスロープとピーク後の負のスロープの途中の値で 同一の電流値を示すように、ドレイン電圧を調節する。図4の4分の1周期の、クーロン オシレーション特性にあるように、 V/4ずつゲート電圧をずらすと、「0」、「1」 、「1」、「0」と変化する。

[0036]

演算Aの動作又は演算Cの動作をさせる場合について説明する。この場合、各ゲートの 入力電圧値を、図5の4分の1周期のクーロンオシレーションの演算Aに相当するゲート 電圧に設定すればよい。すなわち、例えば、 Vを四等分した値がクーロンオシレーショ ンのピーク電流の正負のスロープ上で同一の電流値となるようにドレイン電圧を調節し、 「0」の入力に相当するトップゲート電圧を、ピーク電流の負のスロープ上の電圧の値に 設定し、「1」の入力に相当するトップゲート電圧を、その設定した電圧の値よりも V /4だけ高い電圧値に設定する。

【0037】

次に、一方のサイドゲート電圧の設定については、トップゲート電圧は先に決めた「0」の入力にして、「0」の入力に相当する一方のサイドゲート電圧の値として、 Vを四 等分した値がクーロンオシレーションのピーク電流の正負のスロープ上で同一の電流値と なるように、ピーク電流の負のスロープ上の電圧の値に設定し、「1」の入力に相当する トップゲート電圧を、その設定した電圧の値よりも V/4だけ高い電圧値に設定する。 【0038】

さらに、他方のサイドゲート電圧の設定については、トップゲート電圧と一方のサイド ゲート電圧を「0」の入力にして、「0」の入力に相当する他方のサイドゲート電圧の値 として、 Vを四等分した値がクーロンオシレーションのピーク電流の正負のスロープ上 で同一の電流値となるように、ピーク電流の負のスロープ上の電圧の値に設定し、「1」 の入力に相当するトップゲート電圧を、その設定した電圧の値よりも V/4だけ高い電 圧値に設定する。

【0039】

3つのゲート電圧が共に「1」の入力に相当するゲート電圧で、出力が「1」の電流ピ ーク値をとるように、入力のゲート電圧を設定する。すると、3つのゲートへの入力が(50

10

20

0,0,0)及び(1,1,1)の場合のみ出力が「1」となり、それ以外の場合には出 力が「0」となり、演算 A の処理がなされる。

【0040】

逆に、演算Cに相当するゲート電圧を次のように設定する。すなわち、例えば「1」の 入力に相当するトップゲート電圧を、 Vを四等分した値がクーロンオシレーションのピ ーク電流の正負のスロープ上で同一の電流値となるように、ピーク電流の正のスロープ上 の電圧の値に設定し、「0」の入力に相当するトップゲート電圧を、その設定した電圧の 値よりも V/4だけ低い電圧値に設定する。

[0041]

次に、一方のサイドゲート電圧の設定については、トップゲート電圧は先に決めた「0 10 」の入力にして、「1」の入力に相当する一方のサイドゲート電圧の値として、 Vを四 等分した値がクーロンオシレーションのピーク電流の正負のスロープ上で同一の電流値と なるように、ピーク電流の正のスロープ上の電圧の値に設定し、「0」の入力に相当する トップゲート電圧を、その設定した電圧の値よりも V/4だけ低い電圧値に設定する。 【0042】

さらに、他方のサイドゲート電圧の設定については、トップゲート電圧と一方のサイド ゲート電圧を「0」の入力にして、「1」の入力に相当する他方のサイドゲート電圧の値 として、 Vを四等分した値がクーロンオシレーションのピーク電流の正負のスロープ上 で同一の電流値となるように、ピーク電流の正のスロープ上の電圧の値に設定し、「0」 の入力に相当するトップゲート電圧を、その設定した電圧の値よりも V/4だけ低い電 圧値に設定する。

20

30

【0043】

すると、3つのゲートへの入力が、(0,0)及び(1,1,1)の場合のみ出力 が「0」となり、それ以外の場合には出力が「1」となって、演算Cの論理演算処理が実 現される。

【0044】

次に、演算 B の動作又は演算 D の動作について説明する。この場合も、入力「0」と入 力「1」の電圧差として V / 4を用い、ドレイン電圧を調整する。これにより、ピーク 電流の正のスロープと負のスロープの途中の値で同一の値をとるようにする。演算 B に相 当するゲート電圧を次のように設定する。

【0045】

例えば「1」の入力に相当するトップゲート電圧として、 Vを四等分した値がクーロ ンオシレーションのピーク電流の正負のスロープ上で同一の電流値となるように、ピーク 電流の正のスロープ上の電圧の値に対して Vの3/4倍高い値を設定し、「0」の入力 に相当するトップゲート電圧を、その設定した電圧の値よりも V/4だけ低い電圧値に 設定する。

【0046】

次に、一方のサイドゲート電圧の設定については、トップゲート電圧は先に決めた「0」の入力にして、「1」の入力に相当する一方のサイドゲート電圧の値として、 Vを四等分した値がクーロンオシレーションのピーク電流の正負のスロープ上で同一の電流値となるように、ピーク電流の正のスロープ上の電圧の値に対して Vの3/4倍高い値を設定し、「0」の入力に相当するトップゲート電圧を、その設定した電圧の値よりも V/4だけ低い電圧値に設定する。

[0047]

さらに、他方のサイドゲート電圧については、トップゲート電圧と一方のサイドゲート 電圧を「0」の入力にして、「1」の入力に相当する他方のサイドゲート電圧の値とし、 Vを四等分した値がクーロンオシレーションのピーク電流の正負のスロープ上で同一の 電流値となるように、ピーク電流の正のスロープ上の電圧の値に対して Vの3/4倍高 い値を設定し、「0」の入力に相当するトップゲート電圧を、その設定した電圧の値より も V/4だけ低い電圧値に設定する。

(12)

[0048]

すると、入力で「0」の個数が0個又は1個の場合には出力が「0」となり、それ以外の場合には出力が「1」となって、演算Bの論理演算が実現される。 【0049】

逆に、演算Dに相当するゲート電圧を次のように設定する。例えば「0」の入力に相当 するトップゲート電圧として、 Vを四等分した値がクーロンオシレーションのピーク電 流の正負のスロープ上で同一の電流値となるように、ピーク電流の正のスロープ上の電圧 の値を設定し、「1」の入力に相当するトップゲート電圧を、その設定した電圧の値より も V/4だけ高い電圧値に設定する。「1」を入力した際には、負のスロープで前記の 同一の電流値と同じ電流値となる。

【 0 0 5 0 】

次に、一方のサイドゲート電圧の設定については、トップゲート電圧は先に決めた「0」の入力にして、「0」の入力に相当する一方のサイドゲート電圧の値として、 Vを四 等分した値がクーロンオシレーションのピーク電流の正負のスロープ上で同一の電流値と なるように、ピーク電流の正のスロープ上の電圧の値を設定し、「1」の入力に相当する トップゲート電圧を、その設定した電圧の値よりも V/4だけ高い電圧値に設定する。 【0051】

さらに、他方のサイドゲート電圧の設定については、トップゲート電圧と一方のサイド ゲート電圧を「0」の入力にして、「0」の入力に相当する他方のサイドゲート電圧の値 として、 Vを四等分した値がクーロンオシレーションのピーク電流の正負のスロープ上 で同一の電流値となるように、ピーク電流の正のスロープ上の電圧の値を設定し、「1」 の入力に相当するトップゲート電圧を、その設定した電圧の値よりも V/4だけ高い電 圧値に設定する。

【0052】

すると、入力で「0」の個数が0個又は1個の場合には出力が「1」となり、それ以外の場合には出力が「0」となって、演算Dの論理演算が実現される。

【0053】

ナノデバイスに対して次のような動作をさせることもできる。すなわち、入力「0」と 入力「1」の電圧差として V/3を用い、 V/3の電圧差を有する2つのゲート電圧 を加えた際に、クーロンオシレーションの電流ピーク手前の正のスロープとピーク後の負 のスロープの途中の値で同一の電流値を示すように、ドレイン電圧を調節する。 【0054】

30

10

20

演算 E に相当するゲート電圧を次のように設定する。例えば「0」の入力に相当するト ップゲート電圧として、 Vを三等分した値がクーロンオシレーションのピーク電流の正 負のスロープ上で同一の電流値となるように、ピーク電流の正のスロープ上の電圧の値を 設定し、「1」の入力に相当するトップゲート電圧を、その設定した電圧の値よりも V /3だけ高い電圧値に設定する。

【 0 0 5 5 】

次に、一方のサイドゲート電圧の設定については、トップゲート電圧は先に決めた「0 」の入力にして、「0」の入力に相当する一方のサイドゲート電圧の値として、 Vを三 40 等分した値がクーロンオシレーションのピーク電流の正負のスロープ上で同一の電流値と なるように、ピーク電流の正のスロープ上の電圧の値を設定し、「1」の入力に相当する トップゲート電圧を、その設定した電圧の値よりも V/3だけ高い電圧値に設定する。 【0056】

さらに、他方のサイドゲート電圧の設定については、トップゲート電圧と一方のサイド ゲート電圧を「0」の入力にして、「0」の入力に相当する他方のサイドゲート電圧の値 として、 Vを三等分した値がクーロンオシレーションのピーク電流の正負のスロープ上 で同一の電流値となるように、ピーク電流の正のスロープ上の電圧の値を設定し、「1」 の入力に相当するトップゲート電圧を、その設定した電圧の値よりも V/3だけ高い電 圧値に設定する。

【0057】

すると、入力で「1」の個数が2個の場合のみ出力が「0」で、それ以外の場合は出力 が「1」となる論理演算Eが実現される。

【0058】

逆に、演算Fに相当するゲート電圧を次のように設定する。例えば「0」の入力に相当 するトップゲート電圧として、 Vを三等分した値がクーロンオシレーションのピーク電 流の正負のスロープ上で同一の電流値となるよう、ピーク電流の負のスロープ上の電圧の 値を設定し、「1」の入力に相当するトップゲート電圧をその設定した電圧の値よりも V/3だけ高い電圧値に設定する。

【0059】

次に、一方のサイドゲート電圧の設定については、トップゲート電圧は先に決めた「0」の入力にして、「0」の入力に相当する一方のサイドゲート電圧の値として、 Vを三 等分した値がクーロンオシレーションのピーク電流の正負のスロープ上で同一の電流値と なるように、ピーク電流の負のスロープ上の電圧の値を設定し、「1」の入力に相当する トップゲート電圧を、その設定した電圧の値よりも V/3だけ高い電圧値に設定する。 【0060】

さらに、他方のサイドゲート電圧の設定については、トップゲート電圧と一方のサイド ゲート電圧を「0」の入力にして、「0」の入力に相当する他方のサイドゲート電圧の値 として、 Vを三等分した値がクーロンオシレーションのピーク電流の正負のスロープ上 で同一の電流値となるように、ピーク電流の負のスロープ上の電圧の値を設定し、「1」 の入力に相当するトップゲート電圧を、その設定した電圧の値よりも V/3だけ高い電 圧値に設定する。

20

10

[0061]

すると、入力で「1」の個数が1個の場合のみ出力が「0」となり、それ以外の場合に は出力が「1」となる、演算Fの論理演算が実現される。

【0062】

演算Gに相当するゲート電圧を次のように設定する。例えば「1」の入力に相当するト ップゲート電圧は次のように設定する。 Vを三等分した値がクーロンオシレーションの ピーク電流の正負のスロープ上で同じ値となるように Vを三等分し、ピーク電流の正の スロープ上の値とする。「0」の入力に相当するトップゲート電圧をその設定した値より も V/3だけ低い電圧値とする。

30

[0063]

次に、一方のサイドゲート電圧の設定については、トップゲート電圧は先に決めた「0 」の入力にして、「1」の入力に相当する一方のサイドゲート電圧の値として次のように 設定する。 Vを三等分した値がクーロンオシレーションのピーク電流の正負のスロープ 上で同じ値となるように Vを三等分し、ピーク電流の正のスロープ上の値とする。「0 」の入力に相当するトップゲート電圧をその設定した値よりも V/3だけ低い電圧値と する。

[0064]

さらに、他方のサイドゲート電圧の設定については、トップゲート電圧と一方のサイド 40 ゲート電圧を「0」の入力にして、「1」の入力に相当する他方のゲート電圧の値として 次のように設定する。 Vを三等分した値がクーロンオシレーションのピーク電流の正負 のスロープ上で同じ値となるように Vを三等分し、ピーク電流の正のスロープ上の値と する。「0」の入力に相当するトップゲート電圧をその設定した値よりも V/3だけ低 い電圧値とする。

【0065】

すると、入力で「1」の個数が1個又は2個の場合のみ出力が「1」となり、それ以外の場合には出力が「0」となる、演算Gの論理演算が実現される。

【0066】

以上説明したように、ナノデバイスは、HighとLowの電位差、例えば「0」と「 50

1 」の電圧差を V / n とし、 n を 2 以上の整数のそれぞれの値を設定することにより、 3 入力の論理演算処理を実現することができる。

【 0 0 6 7 】

ここで、サイドゲート電極9A,9Bからソース及びドレインの各電極となる一方の電 極5A,他方の電極5Bに対してリーク電流が流れると、ON/OFF比が悪くなるので 、好ましくない。よって、リーク電流が流れないようにギャップ長を大きくする必要があ る。

【0068】

(単電子トランジスタの書き換え動作その2:その他の論理演算での反転処理)

本発明の実施形態に係るナノデバイスが各種論理演算処理を行うため、XORでの反転 10 処理と同様、複数のゲート電極のうち3入力のゲート電極として用いていない残りのゲー ト電極をフローティングゲート電極として用い、フローティングゲート電極のクーロンオ シレーションのピークtoピークの電圧の半分の電圧の大きさ分+側又は-側にシフトさ せ、スイッチをOFFとして、フローティングゲートに電荷を誘起する。この誘起した電 荷によって金属ナノ粒子の電荷状態が反転する。このようなフローティングゲートにより 、ナノデバイスによって書き換え可能な論理演算素子が実現される。

【0069】

ここで、フローティングゲートに印加する電圧は、クーロンオシレーションのピーク t o ピークの電圧の半分の電圧である必要はなく、金属ナノ粒子の電荷状態を反転させるの に必要な電圧であればよい。フローティングゲートに印加する電圧を決める要素としては 、第1に金属ナノ粒子とナノギャップ電極との配置関係、第2に金属ナノ粒子と各ゲート 電極との配置関係、第3にゲートのうちフローティングゲートとしてトップゲートを用い るかボトムゲートを用いるか、第4に、トップゲートを設けるための第2の絶縁層の厚さ 及び誘電率の値が挙げられ、これらの少なくとも一つ以上の要素の影響を受ける。

【0070】

(ナノデバイスの作製方法)

本発明の各実施形態に係るナノデバイスの作製方法について、図3に示すナノデバイス を例にとって説明する。

第1ステップ:半導体基板1上に第1の絶縁層2を形成する。なお、ボトムゲート電極9Dを形成するためには、半導体基板1をエッチングしてボトムゲート電極9Dとする部分を残しておく。

第 2 ステップ:第 1 の絶縁層 2 上に、種電極 3 A , 3 B を部分的に構成する密着層を形成する。

第3ステップ:無電解メッキ法により電極対とサイド電極の対とを形成し、その後必要 に応じて分子定規無電解メッキ法によりギャップ長が所定の値になるようにギャップ長を 狭める。第2ステップ及び第3ステップにより、種電極3A,3Bとメッキ電極4A,4 Bとを有するナノギャップ電極5が形成される。また、第2ステップ及び第3ステップの 際にサイドゲート電極9A,9Bが形成される。

第4ステップ:図3に一点破線で示すように、保護分子で覆われた金属ナノ粒子7をナ ノギャップ間に導入し、Cat-CVD(Catalytic Chemical Vapor Deposition,触媒 化学気相成長)法や光CVD法等を用いて第2の絶縁層8を形成する。その上でトップゲ ート電極9Cを形成する。

[0071]

具体的には、第2ステップにおいて、例えば、第1の絶縁層2上に最終のギャップ長よ りも大きいギャップを有するように密着層を形成する。その後、種電極層を密着層上に間 隔をあけて対を成すように形成しておく。このようにして、初期ギャップを有するように 間隔をあけて種電極の対が形成された基板をサンプルとして用意する。

【0072】

次に、第3ステップにおいて、無電解メッキ法により電極対を形成する。その際、サン プルを無電解メッキ液に浸漬する。メッキ液に含まれる金属イオンの濃度に応じて、浸漬 ⁵⁰

時間が設定される。サンプルをメッキ液に浸漬して一定時間経過すると、メッキ液を交換 する。これにより、フラットな表面を形成することができる。フラットな表面は必ずしも 平面に限らないが、段差のある部分では滑らかな曲面が含まれてもよい。ここで、フラッ トな平面とは、基準面に対して凹凸の高さ、深さが5nm以上30nm以下であることを 意味する。

(15)

[0073]

本発明の実施形態は、ゲート電極は3つである必要はなく、ゲート電極は4つ又はそれ 以上でもよい。ゲート電極は配置位置に応じて、ボトムゲート電極、トップゲート電極、 サイドゲート電極に区分けされる。各電極は所定の電圧が印加されれば材質等は問わない

[0074]

三つ以上のゲート電極のうち、例えば四つのゲート電極、すなわち、二つのサイドゲー ト電極と一つのボトムゲート電極と一つのトップゲート電極のうち、任意の三つを電圧入 力用に用い、残りの一つを電圧調整用の電極として用いる。二つのサイドゲート電極は、 一方の電極と他方の電極との配設の軸に対して対称性を有するため、ボトムゲート電極及 びトップゲート電極の何れか一方を電圧調整用の電極とすることが好ましい。電圧調整用 の電極を例えば0Vに設定し、それを基準に、他のゲート電極に印加する電圧の値を設定 することができる。

[0075]

(コントロールゲート電極を備えたナノデバイス)

図8は、本発明の実施形態に係るナノデバイスの一形態を示し、(A)は断面図、(B)は平面図である。本発明の実施形態に係るナノデバイス20は、ナノギャップを有する ように一方の電極5Aと他方の電極5Bとを設けて成るナノギャップ電極5と、ナノギャ ップ間に設けられる金属ナノ粒子7と、複数のゲート電極9と、を備えており、複数のゲ ート電極9の少なくとも一つをフローティングゲート電極9Bとして機能させる。例えば 一方の電極5Aがソース電極に対応し、他方の電極5Bがドレイン電極に対応する。本 発明の実施形態に係るナノデバイス20は、さらに、図8に示すように、コントロールゲ ート12を備えている。コントロールゲート電極12は、ゲート電極9の一種とみなすこ とができる。

[0076]

- 方の電極 5 A と他方の電極 5 B とが金属ナノ粒子 7 を挟んで配置されており、複数の ゲート電極9として、サイドゲート電極9Aとフローティングゲート電極9Bとが金属ナ ノ粒子7を挟んで配置されている。コントロールゲート電極12が、フローティングゲー ト電極9Bを挟んで、金属ナノ粒子7と対向するように配置されている。

[0077]

図8に示すように、一方の電極5A、他方の電極5B、サイドゲート電極9A、フロー ティングゲート電極9B及びコントロールゲート電極12は、同一面上に配置されている

[0078]

これらの電極が配置されている面は、図3(A)に示した実施形態と同様、基板1上に 設けた第1の絶縁層2の面である。第1の絶縁層2の上に一方の電極5A、他方の電極5 B、サイドゲート電極9A、フローティングゲート電極9B及びコントロールゲート電極 12が配置されており、一方の電極5Aと他方の電極5Bとのナノギャップの間に金属ナ ノ粒子7が配置されている。好ましくは、図3(A)に示した実施形態と同様に、第2の 絶縁層8が、一方の電極5A、他方の電極5B、サイドゲート電極9A、フローティング ゲート電極9B、コントロールゲート電極12及び金属ナノ粒子7をカバーするように配 置されている。

[0079]

フローティングゲート電極9B及び/又はコントロールゲート電極12は、第1の絶縁 層2上に設けられている必要はなく、例えば、第2の絶縁層8上に設けて、各種の電極を 50

10

20

水平方向のみならず垂直方向に各電極を配置してもよい。即ち、フローティングゲート電 極9Bを第2の絶縁層8上に設ける際には、金属ナノ粒子7上にトップゲート構造のフロ ーティングゲート電極9Bとしてもよい。さらに、第3の絶縁層を第2の絶縁層8及びト ップゲート構造のフローティングゲート電極9B上に設け、第3の絶縁層上にコントロー ルゲート電極を設けてもよい。

(16)

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$

コントロールゲート電極12は、電圧が印加されることにより、フローティングゲート 電極9Bの電荷状態を変化させ、これにより金属ナノ粒子7の電荷状態を制御するために 用いられる。図1に示す形態では、フローティングゲート電極9Bの電荷状態をスイッチ 11のON/OFFで制御しているのに対し、図8に示す形態では、フローティングゲー ト電極9Bの電荷状態をコントロールゲート電極12へのパルス電圧により制御している

[0081]

フローティングゲート電極の電荷状態を変化させるためのパルス電圧のパルス幅、電圧 については、フローティングゲート電極、コントロールゲート電極、ソース電極、ドレイ ン電極、Si基板からなるバックゲート電極の各構造及び材料に依存し、それに伴って形 成される静電容量と電圧を加えた際の抵抗に依存する。フローティングゲート電極は、コ ントロールゲート電極、ソース電極、ドレイン電極、バックゲート電極の各間とそれぞれ 静電容量を有していて、コントロールゲート電極にパルス電圧を印加した際には、それぞ れの静電容量に対応した電位差が生じる。フローティングゲート電極との間の抵抗が一番 低い電極から、その電極との電位差をゼロにするような電荷がその電極からフローティン グゲート電極に流れ、結果としてフローティングゲート電極に電荷が誘起された状況とな る。電位差がゼロになるとそれ以上の時間、パルス電圧を印加してもフローティングゲー ト電極の電荷は変化しない。したがって、パルス幅はフローティングゲート電極に電位差 をゼロにする電荷を蓄積させる時間以上にしても、誘起電荷には変化がなく、その時間よ りも短くすると、蓄積させる電荷量を制御できることになる。パルス電圧については、フ ローティングゲート電極に電荷を誘起させる伝導機構が非線形な伝導なので、電荷を動か すのに十分なパルス電圧とする必要がある。

[0082]

なお、ナノギャップ電極5、サイドゲート電極9A、フローティングゲート電極9B及 びコントロールゲート電極12は、分子定規メッキ法によらず、電子線描画法及び電子線 蒸着法並びにリフトオフプロセスにより作製しても良い。

【実施例】

[0083]

(実施例1)

実施例1として、図2に示すナノデバイス10を次の要領で作製した。

最初に、金ナノギャップ電極 5 を電子ビーム描画法(EBL:Electron Beam Lithograp hy) により作製した。第1の絶縁層2としてSiO₂ 膜が形成された半導体基板1のSi 基板に対して、アセトン、エタノールによる超音波洗浄を行った。オゾン洗浄を行った後 に、ポジ型レジストΖΕΡ-520 aとΖΕΡ-a(共に日本ゼオン製)を1:2で混合 した溶液をスピンコートにより塗布した。レジストを塗布した基板を180 2分間ベー キングした後、この基板にEBL描画を行い、ZEP-520(日本ゼオン製)により現像 を行った。現像後の基板に、電子ビーム蒸着によりTiとAuを蒸着した。基板をZDM AC(日本ゼオン製)に浸漬し、レジストをリフトオフすることにより、ギャップ長25 nmの初期金ナノギャップ電極を作製した。その後、プローバーとナノギャップ電極の電 気的な接点を取るためのコンタクトパッドをフォトリソグラフィー、TiとAuの蒸着に より作製した。

[0084]

次に、ギャップ長10nm程度の金ナノギャップ電極を無電解金メッキ法により形成し た。詳細は非特許文献2に記載されているので省略する。ヨードチンキ、金箔、アスコル 50

10

20



ビン酸を混合した溶液に金ナノギャップ電極を浸漬させることで、初期金ナノギャップ電 極を成長させ、ギャップ長約10nmの金ナノギャップ電極5A,5Bと二つのサイドゲ ート電極9A,9Bとを形成した。

【0085】

この金ナノギャップ電極に以下の手順で自己組織化単分子膜6と金ナノ粒子7を導入した。金ナノ粒子の作製法は非特許文献6で公開済みである。まず、金ナノギャップ電極を 清浄にするために、アセトンとエタノールの煮沸洗浄を各10分、酸素プラズマによるア ッシング処理を計20分行った。上記の洗浄後、金ナノギャップ電極表面の金の酸化膜除 去のため、エタノール溶液に1時間浸漬させた。次に、ヘキサンチオール分子0.1mM のエタノール溶液(40)に電極を24時間浸漬させ、自己組織化単分子膜6を形成する 。その後、化学合成により作製したオクタンチオール/デカンジチオール混合膜保護金ナ ノ粒子のトルエン溶液に30分浸漬させる。コア直径8.2nmの金ナノ粒子溶液は、凝 集体を分散させるために事前に150 で5分間加熱させておく。金ナノ粒子のコア直径 は8.2nmであり、保護基中のデカンジチオール分子を介して金に化学吸着する。その ため、金ナノ粒子7はギャップ長10nmの金ナノギャップ電極5間に架橋して、単電子 トランジスタの単電子島として動作する。これにより、実施例1のナノデバイス10を作 製した。

【0086】

作製したナノデバイス10を、真空中9Kにおいて電気測定し、動作の書き換え可能な 回路素子として動作させた。電気測定はプローバーを用いて行い、サイドゲート電極の電 ²⁰ 気的な接点を機械的に外せる(リトラクト)ようにした。

【0087】

図9は、実施例1で作製したサンプルにおけるドレイン電流-ドレイン電圧特性を示した図である。測定温度は9Kとした。横軸はドレイン電圧V_D(V)、縦軸はドレイン電流I_{DS}(PA)である。グラフ中のR₁、R₂、C₁、C₂、Q₀は非特許文献3に記載した等価回路で、二重トンネル接合の電流電圧特性の理論式から求めた値を示している。実線は、上記のパラメータを用いて理論式を計算した結果であり、実験結果とよく一致することがわかる。これは、作製したサンプルが図2に示すような理想的な二重トンネル接合を形成していることによる。

【0088】

図10は、第1サイドゲート電圧V_{G1}(V)、第2サイドゲート電圧V_{G2}(V)を それぞれ掃引したときのドレイン電流V_D(mV)と、微分コンダクタンス(dI/dV) のマッピング(スタビリティダイアグラム)を示す図である。横軸は各サイドゲートに印 加する電圧(V)、縦軸はドレイン電圧V_D(V)であり、濃淡がドレイン電流(nA) 、ドレイン電流の微分コンダクタンス(nS)を示す。測定温度は9Kとした。ドレイン 電極とソース電極との間のクーロン島を介した電流の抑制(クーロンブロッケード)に起因 した、いわゆるクーロンダイヤモンドと呼ばれる平行四辺形状の電圧領域が観察される。 このことから、作製したサンプルが単電子トランジスタとして動作していることが分かる 。また、クーロンダイヤモンドの形状が、平行四辺形かつV_{G1}に対して周期的な構造を とっている。この結果も、作製したサンプルが1つのクーロン島のみ有した、図1に示す ような理想的な単電子トランジスタ構造をとっていることを示唆している。

【0089】

図11は、クーロンオシレーション特性を示す図で、(A)は第2サイドゲートを0V にしたときの第1サイドゲートに印加する電圧に対するドレイン電流I_{DS}(pA)依存 性、(B)は第1サイドゲートを0Vにしたときの第2サイドゲートに印加する電圧に対 するドレイン電流I_{DS}(pA)依存性を示す。なお、ドレイン電圧V_Dは5mVとした 。クーロン島に対するサイドゲート電極のゲート容量C_{G1}、C_{G2}に対応して、周期的 なクーロンオシレーションが観察されることが分かった。ここから先の図では、V_{G1}を フローティングゲート電圧として用いてナノ粒子上の電荷状態を非接触で調整し、V_{G2} はクーロンオシレーションを観察するための信号入力端子の役割としている。 10

30

[0090]

図12は、図11(A)の原点付近を拡大した図である。横軸は第1サイドゲート電圧 V_{G1}(V)であり、縦軸はドレイン電流 I_{DS}(PA)である。第2サイドゲート電圧 を0Vとし、ドレイン電圧を5mVとして、第1サイドゲートへの電圧印加を4回行い、 その測定結果を重ねて示している。測定を繰り返しても、Low状態(約0PA)とHig h状態(約230PA)付近が安定していることが分かった。これは、安定した論理演算 動作に必要な条件である。

(18)

[0091]

図13は第1サイドゲートに印加する電圧をパラメータとして、ドレイン電流の時間依存性を測定した結果を示す。第1サイドゲートに印加する電圧をそれぞれ25mV,95mVとした後、電圧を印加するためのプローブをリトラクトした。ここではこのフローティングゲートへの帯電作業を電荷フォーミングと呼ぶ。即ち、電荷フォーミングとは、「ある所望のゲート電圧を電圧印加用のプローブに印加し、その電圧を維持したまま電圧印加用のプローブをゲート電極から引き離す(リトラクトする)」作業のことを意味している。これにより、ゲート電極に誘起された電荷がプローブと非接触の状態で保持される。上側の波形が、V_{G1}=95mVの場合のドレイン電流時間依存性である。図13より、図12に示したHigh状態とLow状態とが、電荷フォーミング後の時間特性においても区別できることが分かった。

【0092】

図14は、図13に示す測定をした後におけるクーロンオシレーション特性を示す図で 、(A)は第2サイドゲートを0Vにしたときの第1サイドゲートに印加する電圧に対す るドレイン電流I_DS(PA)依存性、(B)は第1サイドゲートを0Vにしたときの第 2サイドゲートに印加する電圧に対するドレイン電流I_{DS}(PA)依存性を示す。ドレ イン電圧V_Dは5mVとした。図11と比較して、ナノ粒子上の電荷状態が変化している ため、このクーロンオシレーションの場合、第1ゲート電圧V_{G1}=30mVでHigh 状態となり、V_{G1}=100mVでLow状態になる。

【0093】

図15は、第1サイドゲートで電荷フォーミングを行い、第2サイドゲート電圧でクー ロンオシレーション特性を測定した図である。第1サイドゲートに印加する電圧V_{G1}は 30mV,100mVと固定し、電荷フォーミングを行った。V_{G1}を、30mVから1 00mVに増加することにより、クーロンオシレーションを半周期シフトさせることがで きている。この結果から、電荷フォーミングにより金属ナノ粒子の電荷状態をちょうど0 .5e(ただし、eは素電荷)変化できることがわかった。このV_{G1}の条件下で、第2ゲ ート電圧を0Vと0.4Vの2値に振動させると、ナノデバイスの特性がHigh、Lo wとに振動することが予想される。

【0094】

図16は、第2サイドゲート電圧のパルス幅の入力依存性を示し、(A),(B),(C)はそれぞれパルス幅が5秒、0.5秒、0.05秒の場合を示す。第1サイドゲート 電圧V_{G1}は30mV、100mVの2ケースとし、電荷フォーミングを行った。その後 、第2サイドゲートに0Vと0.4Vの2値をとるパルス電圧を入力した。 【0095】

図16から、第1サイドゲート電圧 V_{G1}が30m V である場合と100m V である場合とを比較すると、第2サイドゲート電圧のパルス応答が、逆転していることが分かった。つまり、電荷フォーミング条件により、ナノデバイス10の V_{G2}に対する動作が書き換えられている。また、パルス幅を5秒、0.5秒、0.05秒の何れにおいても同様の結果を得ていることが分かり、回路の高速動作も期待できる。

【0096】

以上の実施例1から、ゲート電極の少なくとも一つに印加する電圧を、クーロンオシレ ーションの半周期分変化させ、そのゲート電極をフローティング状態にすることで、金属 ⁵⁰

10

20



ナノ粒子の電荷状態を反転させることができることが分かった。また、そのゲート電極を フローティング電極として用いることにより、ナノデバイス10の動作の書き換えが可能 であることが分かった。

(19)

[0097]

(実施例2)

図2に示すナノデバイス10に関する別の実施例を説明する。実施例1と同様な作製手 法で、金ナノギャップ電極5および2つのサイドゲート電極9A,9Bを作製した。この 金ナノギャップ電極5に以下の手順で自己組織化単分子膜6と金ナノ粒子7を導入した。 まず、オクタンチオール分子1mMのエタノール溶液に電極を24時間浸漬させ、エタノ ールでリンスをした。その後、デカンジチオール分子500mMのエタノール溶液に電極 を24時間浸漬させ、デカンジチオール分子をオクタンチオール単分子膜内に挿入した。 これにより、オクタンチオールとデカンジチオールの混合した自己組織化単分子膜6を形 成する。さらにエタノールでリンスした後、化学合成により作製したデカンチオール保護 金ナノ粒子7のトルエン溶液に16時間浸漬させる。直径6.2nmの金ナノ粒子を、自 己組織化単分子膜6中のデカンジチオール分子により金ナノギャップ電極5間に化学吸着 させる。この素子にフローティングゲート電極を設け、電荷フォーミングにより素子をO N/OFFできるようにした。これにより、実施例2としてのナノデバイス10を作製し た。

[0098]

図17は、サイドゲートで電荷フォーミングを行っているときのドレイン電流の時間依 20 存性を示す図であり、実線はナノデバイスのドレイン電流、破線はサイドゲート電圧を示 す。測定温度は9Kとした。この素子のドレイン電流 - ゲート電圧依存性は図4に示され ている。ドレイン電圧はV_d=60mVとしている。電荷フォーミング電圧V_fを0Vか ら4Vまで1Vずつ段階的に増加させたところ、ドレイン電流が段階的に増加した。これ により、ナノデバイスが電荷フォーミングにより多値メモリとして動作していることが分 かった。また、約300秒経過したのちに、電荷フォーミング電圧Vィを4Vに保ったま ま電圧印加用のプローブをリトラクトし、サイドゲート電極をフローティング状態にして も、約12時間、ドレイン電流の値は殆ど変化しないことが分かった。これは、金ナノ粒 子上の電荷状態はフローティング状態のサイドゲート電極により長時間保持され、電荷フ ォーミングによるナノデバイスの動作書き換えが行えることを示唆している。約4350 0秒経過後、電荷フォーミング電圧をV_f = 0 Vとして、リトラクトしていた電圧印加用 のプローブをフローティングゲートに接地したところ、ドレイン電流が0pAの初期状態 に戻った。図4では、図17の測定前後におけるナノデバイスのドレイン電流 - ゲート電 圧依存性が示されているが、測定前後で同じ特性を示している。

[0099]

この実施例2の結果から、電荷フォーミングによってナノデバイスの特性は劣化せず、 なおかつ電荷フォーミング後のナノ粒子上の電荷状態は12時間以上の保持時間を有する ことがわかった。

[0100]

(実施例3)

3入力のXOR、XNORなどの論理回路動作に必要な、図3に示す3つの入力ゲート を有するナノデバイス10Aの実施例を説明する。まず実施例2と同様の作製手法で、2 つの入力ゲートを有するナノデバイスを作製した。ナノデバイス動作確認後、Cat-C VD法を用いて第2の絶縁層8となるSi₃N₄層を50nmナノデバイス上に堆積させ た。堆積プロセス時の基板温度は65 程度とした。最後に、Si ₃ Ν ₄ 層上にトップゲ ート電極9Cを設けた。金ナノギャップ電極5とサイドゲート電極9A,9Bを作製した 時と同じ条件でEBLの重ね露光と電極蒸着を行い、金属ナノ粒子7の直上にトップゲー ト電極9Cを作製した。これにより、実施例3としてのナノデバイス10Aを作製した。

図18は、図3に示したナノデバイスの3つのゲート電極それぞれを用いて、クーロン 50

10

30

ダイヤモンド特性を観察した結果を示す図であり、図18(A),(B),(C)はゲー ト電極 9 A 、 9 B 、 9 C それぞれにゲート電圧 V g 1 , V g 2 、 V top-gate を印加した場 合を示している。測定温度は9Kで、使用した金属ナノ粒子のサイズと比較して妥当なナ ノデバイスの特性が得られている。図19は動作結果を示す図であり、真理値表を付して いる。ナノ粒子上の電荷状態を0.5 e シフトさせるだけの電圧、すなわち V/2 でパ ルス列を作成しそれを3つのゲート電極に印加することで、ナノデバイスが3入力のXO R動作することを示している。この構造において、1つのゲート電極をフローティング電 極として、0.5eシフトさせるような電荷フォーミングを行うと、残りの2電極を用い て、2入力のXOR論理回路を2入力のXNORへと書き換えることが可能となる。

10

以上の各実施例から、フローティングゲートにより金属ナノ粒子の電荷状態を任意に制 御して、一つのナノデバイスで書き換え可能な論理演算処理を提供することができる。 [0103]

(実施例4)

実施例1と似通った作製方法で2つの入力ゲートを有する単電子トランジスタを作製し た。実施例1と同様な作製方法で、金ナノギャップ電極5および2つのサイドゲート電極 9を作製した。この金ナノギャップ電極に以下の手順で自己組織化単分子膜6と金ナノ粒 子7を導入した。まず、ヘキサンチオール分子0.1mMのエタノール溶液に電極を15 時間浸漬させ、エタノールでリンスをした。これにより、ヘキサンチオールの自己組織化 単分子膜6を形成する。さらにエタノールでリンスした後、化学合成により作製したオク タンチオールとデカンジチオールが混合した保護基を有する金ナノ粒子7のトルエン溶液 に0.5時間浸漬させる。直径8.2nmの金ナノ粒子を、金ナノ粒子7中のデカンジチ オール分子により金ナノギャップ電極5間に化学吸着させる。この素子にフローティング ゲート電極を設け、電荷フォーミングにより素子をON/OFFできるようにした。これ により、実施例4としてのナノデバイス10を作製した。

[0104]

図20は、第1サイドゲート電圧(フローティング電圧)Vょc(V)、第2サイドゲ ート電圧(コントロール電圧) V_c (V)をそれぞれ掃引したときのドレイン電流 V_D (mV)と、微分コンダクタンス(dI/dV)のマッピング(スタビリティダイアグラム)を示す図である。横軸は各サイドゲートに印加する電圧(V)、縦軸はドレイン電圧V n (V)であり、濃淡がドレイン電流(nA)、ドレイン電流の微分コンダクタンス(n S)を示す。測定温度は9Kとした。ドレイン電極とソース電極との間のクーロン島を介 した電流の抑制(クーロンブロッケード)に起因した、いわゆるクーロンダイヤモンドと 呼ばれる平行四辺形状の電圧領域が観察される。このことから、作製したサンプルが単電 子トランジスタとして動作していることが分かる。また、クーロンダイヤモンドの形状が 、平行四辺形かつ V_{FG}, V_{CG}に対して周期的な構造をとっている。この結果も、作製 したサンプルが1つのクーロン島のみ有した、図1に示すような理想的な単電子トランジ スタ構造をとっていることを示唆している。

[0105]

40 2入力のゲート電極をそれぞれ独立して掃引した際のクーロンオシレーションを測定し た。図21(A)は、V_{FG}に0Vを印加した状態でスイッチを切り、フローティングゲ ート電極をフローティング状態にしたときの I _{D S} - V _{C G}特性を示し、(B)は、電圧 V_{CG}を0VにしたときのⅠ_D - V_{FG}特性を示す。図21から図20のスタビリティダ イアグラムに呼応した、クーロンオシレーションが明瞭に観察されている。フローティン グゲート電極側の Vは150mV、コントロールゲート側の Vは730mVであるこ とが分かった。

[0106]

フローティング電極の電荷フォーミングの電圧を30mV,45mV,100mVとし てフローティングゲートとして用いると、図22に示すようにV_{CG}を0Vとしたときに 、3値の電流値をとる多値メモリとして動作することが分かった。なお、V_{FG}=30m

20

V、V_{c g} = 0 Vの際に、この単電子トランジスタはピーク電流をとる。 【0107】

また、コントロールゲート電圧が V / 2 に相当する 3 6 5 m V の際に、上記の 3 値を 取るようにフローティングゲートのフォーミング電圧を選択することも可能である。すな わち、ピーク電流を発生させる V_{FG} = 3 0 m V に、 V / 2 に相当する 7 5 m V を足し た V_{FG} = 1 0 5 m Vをフォーミング電圧とすると、 V_{CG} = 3 6 5 m V でピーク電流を 発生し、 V_{CG} = 0 ではオフになる。同様に、 4 5 m V、 1 0 0 m V にそれぞれ 7 5 m V を足した V_{FG} = 1 2 0 m V、 1 7 5 m V とすると、 図 2 2 の V_{FG} = 4 5 m V , 1 0 0 m V に相当する電流値を V_{CG} = 3 6 5 m V で得ることができる。ただし、 V_{FG} = 1 7 5 m V の際には、 V_{CG} = 0 において、電流が0 にならない。電流を0 にするには次のよ うにすればよい。すなわち、ドレイン電圧を小さめにして、 V / 2 の電圧範囲で電流が 0 をとり続ける状態とし、 V_{CG}が0 m V と3 6 5 m V の範囲で、電流が0 であり続ける ような V_{FG} を選択すればよい。

【0108】

(実施例5)

実施例5として、図8に示すコントロールゲート電極12を備えたナノデバイス20を 次の要領で作成した。SiO2層を設けたSi基板上に、電子線描画法及び電子線蒸着法 を用いて、ナノギャップ電極5、フローティングゲート電極9B、コントロールゲート電 極12及びサイドゲート電極9Aを有する電極構造体を作製した。作製した電極構造体を 、エタノール溶媒で濃度1mMのオクタンチオール溶液に12時間浸漬し、オクタンチオ ール自己組織化単分子膜を電極構造体の表面に作製した。その後、エタノール溶媒で濃度 1mMのデカンジチオール溶液に12時間浸漬することでオクタンチオール分子を部分的 にデカンジチオールに置換した混合自己組織化単分子膜の作製を行った。この試料をトル エン溶媒のAuナノ粒子溶液に浸漬することで、ナノギャップ電極間にAuナノ粒子を導 入しナノデバイス20としてのフローティングゲート電極付き単電子トランジスタの作製 を行った。図23は、実施例5で作製したナノデバイスのSEM像及び測定回路を示す図 である。

[0109]

この構造では、ソース電極<u>と</u>ドレイン電極<u>との</u>間にナノ粒子からなる単電子島があり、 空間的に孤立したフローティングゲート電極9Bの一端がサイドゲート電極の代わりに単 電子島に対向している。フローティングゲート電極9Bの他端には、コントロールゲート 12が対向している。このSEM像では、ギャップ間に3つの金属ナノ粒子7が観察され ているが、一番上の金属ナノ粒子7を通じた電流のみが観察されている。他の2つの金属 ナノ粒子は、クーロンボックス、即ち、金属ナノ粒子上に量子化した電子がドレイン電圧 ならびにゲート電圧により、1つずつ加わっていき、単電子島として作用する金属ナノ粒 子7に対して、これらのクーロンボックスの電荷は、単電子島と金属ナノ粒子7と間の静 電容量に起因して、金属ナノ粒子7のオフセット電荷に影響を与えている。

【 0 1 1 0 】

図24は、実施例5で作製したナノデバイスのドレイン電流 - ドレイン電圧(I_D - V_D)特性を示す図である。測定温度は9Kである。ドレイン電圧V_D = 0の近傍において 電流が流れなくなるクーロンブロッケード現象が明瞭に観察されている。図中、白丸()印は実験結果を示し、実線は図中のパラメータを用いて計算した理論曲線である。グラ フ中のR₁、R₂、C₁、C₂、Q₀は非特許文献3に記載した等価回路で、二重トンネ ル接合の電流電圧特性の理論式から求めた値を示している。実線は、上記のパラメータを 用いて理論式を計算した結果であり、実験結果とよく一致することがわかる。これは、作 製したサンプルが理想的な二重トンネル接合を形成していることによる。

【 0 1 1 1 】

図 2 5 において、(1)で示す線は、この単電子トランジスタにおいて、ドレイン電圧 V_D=40mVを印加した条件でサイドゲート電圧V_{G 2}を掃引した際のドレイン電流 -サイドゲート電圧特性(I_D-V_{G 2} 特性)である。クーロンオシレーションと呼ばれる

10

20



ゲート変調現象が観察されている。サイドゲートによるピーク電圧を与える電圧の差 V は15Vであることから、サイドゲート容量は、10.7zFである。 【0112】

次にドレイン電極、ソース電極、サイドゲート電極、裏面Si電極の全てを0Vとした 上でコントロールゲート電極12に対して+20Vをパルス幅0.5秒で印加した。その 後コントロールゲート電圧を0Vとした上でI_D-V_{G2}特性がV_{G2}軸の正方向に平行に 7Vシフトしている。これは+20Vのコントロールゲート電極12へのパルス電圧の印 加に伴い、フローティングゲート電極9Bに電荷が誘起され、この電荷がコントロールゲ ート電圧を0Vにした後も保持され、単電子島のオフセットチャージが-0.47e、即 ちほぼe/2だけ変化したことに相当する。ここで、eは素電荷である。このシフトは、 ほぼ Vの半周期分に相当する単電子島の電荷が変調されたことを意味する。 【0113】

次に、同様の手順によってコントロールゲート電極12に対して - 15 Vをパルス幅0 .5 秒(s)で印加した。その後、コントロールゲート電圧を0 Vとした上でI_D - V G₂特性を測定した。その測定結果は図25において(3)の線で示すように、I_D - V G₂特性がV_{G2}軸の負方向に平行に7 Vシフトしている。この状態でのクーロンオシレ ーションによるI_D - V_{G2}特性は、初期状態のクーロンオシレーションによるI_D - V G₂特性と重なっている。よって、フローティングゲート電極9 Bの電荷が初期状態と同 じ状況に戻り、フローティングゲートの電荷により誘起される、単電子島のオフセット電 荷が初期状態に戻っている。

[0 1 1 4 **]**

以上のように、コントロールゲート電極12への+20Vのパルス電圧の印加により、 フローティングゲート電極9Bには電荷が蓄積され、単電子島のオフセット電荷を素電荷 の半分だけずらすことが可能で、-15Vのパルス電圧の印加により、フローティングゲ ート電極9Bに蓄えられていた電荷が初期状態に戻り、単電子島のオフセット電荷が初期 状態に戻ったことを意味している。サイドゲート電圧V_{G2}が7Vの際の電流値は、初期 状態では0Aであり、正のパルス電圧印加後にはピーク電流となっている。よって、ナノ デバイス20は、フローティングゲートメモリとして動作すると共に、オンがオフに、オ フがオンに入れ替わることから、書き換え可能な回路が構築されていることが分かる。 【0115】

図26において、(A)はフローティングゲート電極9Bに電荷が蓄えられていない状態においてドレイン電流の微分値dI_D/dV_Dをドレイン電圧V_Dとサイドゲート電圧 V_{G2}の二次元平面にプロット(dI_D/dV_D-V_D-V_{G2}プロット)した結果である 。単電子トランジスタにおいて観察されるクーロンダイヤモンドと呼ばれる菱形の形状が 明瞭に観察されている。

【0116】

次に、ドレイン電極、ソース電極、サイドゲート電極、裏面Si電極の全てを0Vとした上でコントロールゲート電極12に対して+20Vをパルス幅0.5秒(s)で印加し、その後コントロールゲート電圧を0Vとした上でdI_D/dV_D-V_D-V_{G2}プロットを測定した。その結果、図26(B)に示すようにクーロンダイヤモンドがV_{G2}軸の正方向に7V平行にシフトしている。このことは、クーロンオシレーションの実験結果と符合しており、+20Vのパルス電圧の印加に伴い、フローティングゲート電極に電荷が蓄積され、その電荷により単電子島であるAuナノ粒子のオフセット電荷が変化し、その状況が保たれている。

【0117】

d I _D / d V _D - V _D - V _{G 2} プロットの測定時間は13時間であることから、フロー ティングゲート電極に誘起・蓄積された電荷は極めて安定で、少なくとも13時間以上保 持されているといえる。

[0118]

50

10

20

30

10

20

次に、サイドゲート電圧 V_{G2} = 6 . 5 Vを印加した条件において、コントロールゲート電極12に+20 Vと-15 Vとの電圧パルスをパルス幅1秒で交互に入力し、それぞれの電圧パルス印加直後におけるドレイン電流 I_Dをドレイン電圧 V_D = 40 m Vを印加した条件で測定した。図27は、書込信号、消去信号の繰り返し入力に伴うドレイン電流 O変化を示す図である。+20 Vのパルスを印加した直後は2 p A 程度のドレイン電流 I_Dが観察されているのに対し、-15 Vのパルスを印加した直後におけるドレイン電流は I_D = 0 となっている。

(23)

[0119]

よって、実施例5で作製したナノデバイスに係る単電子メモリ素子は、書込み及び消去 が繰り返しできることが分かった。

【0120】

ナノデバイス20では、+20Vと<u>-</u>15Vの電圧パルスを加えることにより、フロー ティングゲート電極9Bの電荷を変化させることができた。フローティングゲート周りの 構造の違いにより、同様の電圧を加えてもフローティングゲート電極の電荷を変化させる ことができないこともある。これは、フローティングゲートに電荷を誘起させる伝導機構 に非線形性があり、わずかな構造の違いによって、伝導が起きる部分の電界強度などが異 なるために、伝導が起きないことがあることを示している。このような場合は、さらに大 きなパルス電圧を加えるなどして、動作させることが可能である。

実施例5のナノデバイス20は、9Kで動作している。これを室温で動作させるには、 金属ナノ粒子7のコア粒径をさらに小さいものにして、常温でクーロンブロッケード現象 が安定して観察できるようにすることが必要となる。

【0122】

本発明の実施形態及び実施例では、金属ナノ粒子を用いたが、半導体等のナノ粒子、分子でも適用することができる。





























【図7】





【図8】





【図9】







【図13】























【図21】





【図23】











【図27】



フロントページの続き

| (51)Int.CI. | | FI | | | |
|-------------|-------|-----------|---------|-------|-----|
| G 1 1 C | 16/04 | (2006.01) | B 8 2 Y | 10/00 | |
| G 1 1 C | 11/56 | (2006.01) | G 1 1 C | 16/04 | 100 |
| G 1 1 C | 13/00 | (2006.01) | G 1 1 C | 11/56 | 200 |
| | | | G 1 1 C | 13/00 | 245 |

(72)発明者 青山 詠樹

神奈川県横浜市緑区長津田町4259 国立大学法人東京工業大学内

審査官 石丸 昌平

(56)参考文献 米国特許第07465953(US,B1) 国際公開第2013/129535(WO,A1) 特開2005-175224(JP,A) 特許第4054881(JP,B2)

(58)調査した分野(Int.Cl., DB名)