(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第6140885号

(P6140885)

(45) 発行日 平成29年6月7日(2017.6.7)

- (24) 登録日 平成29年5月12日 (2017.5.12)
- (51) Int.Cl. F I HO1L 45/00 (2006.01) HO1L 45/00 Z

請求項の数 16 (全 29 頁)

 (21) 出願番号 (86) (22) 出願日 (86) 国際出願番号 (87) 国際公開番号 (87) 国際公開日 	特願2016-507499 (P2016-507499) 平成27年3月6日 (2015.3.6) PCT/JP2015/056694 W02015/137256 平成27年9月17日 (2015.9.17)	(73)特許権者 (74)代理人	 503360115 国立研究開発法人科学技術振興機構 埼玉県川口市本町四丁目1番8号 100087480 弁理十一片山 修平
審査請求日 (31)優先権主張番号 (32)優先日 (33)優先権主張国	平成28年10月5日 (2016.10.5) 特願2014-52529 (P2014-52529) 平成26年3月14日 (2014.3.14) 日本国 (JP)	(72)発明者 (72)発明者	周藤 悠介 神奈川県横浜市緑区長津田町4259 国 立大学法人東京工業大学内 黒澤 実
() 20 - 11 / 11 /		(72) 発明者	神奈川県横浜市緑区長津田町4259 国 立大学法人東京工業大学内 舟窪 浩
		(1 <i>2) </i>	冲差 倍 神奈川県横浜市緑区長津田町4259 国 立大学法人東京工業大学内
			最終頁に続く

(54) 【発明の名称】 ピエゾ抵抗体をチャネルに用いたトランジスタおよび電子回路

(57)【特許請求の範囲】

【請求項1】

キャリアが伝導するピエゾ抵抗体と、

前記ピエゾ抵抗体に前記キャリアを注入するソースと、

前記ピエゾ抵抗体から前記キャリアを受けるドレインと、

前記ピエゾ抵抗体を囲むように設けられ、前記ピエゾ抵抗体に圧力を加える圧電体と、前記圧電体が前記ピエゾ抵抗体に圧力を加えるように前記圧電体に電圧を印加するゲー

トと、

- を具備することを特徴とするトランジスタ。
- 【請求項2】

前記ゲートは、前記圧電体を囲むように設けられ、

10

前記圧電体は、前記ピエゾ抵抗体から前記ゲートに向かう方向または前記ゲートから前 記ピエゾ抵抗体に向かう方向に誘電分極することを特徴とする請求項1記載のトランジス タ。

【請求項3】

前記ゲートは、前記ピエゾ抵抗体内のチャネルを伝導する前記キャリアの伝導方向に平 行な方向に複数設けられ、

前記圧電体は、前記平行な方向に誘電分極することを特徴とする請求項1記載のトラン ジスタ。

【請求項4】

前記圧電体は、前記キャリアの伝導方向に直交する全ての方向から前記ピエゾ抵抗体を 囲むように設けられていることを特徴とする請求項1から3のいずれか一項記載のトラン ジスタ。

【請求項5】

前記圧電体は、前記キャリアの伝導方向に直交する一部の方向から前記ピエゾ抵抗体を 囲むように設けられていることを特徴とする請求項1から3のいずれか一項記載のトラン ジスタ。

【請求項6】

基板上に形成され、前記ピエゾ抵抗体を支持する支持体を具備し、

前記ピエゾ抵抗体の上面は曲面であり、

10

前記圧電体は、前記ピエゾ抵抗体の上面および前記支持体の側面を囲むことを特徴とす る請求項1から3のいずれか一項記載のトランジスタ。

【請求項7】

前記支持体の高さは、前記ピエゾ抵抗体の幅より大きいことを特徴とする請求項6記載 のトランジスタ。

【請求項8】

前記支持体の材料は、前記ピエゾ抵抗体の材料と同じことを特徴とする請求項6または 7記載のトランジスタ。

【請求項9】

前記支持体の材料は、前記ピエゾ抵抗体の材料と異なることを特徴とする請求項6また ²⁰ は7記載のトランジスタ。

【請求項10】

第1方向にキャリアが伝導するピエゾ抵抗体と、

前記ピエゾ抵抗体に前記キャリアを注入するソースと、

前記ピエゾ抵抗体から前記キャリアを受けるドレインと、

前記第1方向と交差する第2方向から前記ピエゾ抵抗体に圧力を加える圧電体と、

前記圧電体が前記ピエゾ抵抗体に圧力を加えるように前記圧電体に電圧を印加するゲートと、

を具備することを特徴とするトランジスタ。

【請求項11】

30

40

50

前記ソースと前記ドレインとは、前記ピエゾ抵抗体における前記ソースと前記ドレイン との中間の面に対して対称な構造であり、

前記ピエゾ抵抗体、前記圧電体および前記ゲートは、それぞれ前記中間の面に対して対称な構造であることを特徴とする請求項1から10のいずれか一項記載のトランジスタ。 【請求項12】

第1電源と第2電源との間に接続された回路と、

請求項1から11のいずれか一項記載のトランジスタであって、前記ソースおよび前記 ドレインのいずれか一方が前記第1電源に接続され、前記ソースおよび前記ドレインの他 方が前記回路の電源端子に接続され、前記回路に供給される電力を遮断する信号が前記ゲ ートに入力するトランジスタと、

を具備することを特徴とする電子回路。

【請求項13】

データを記憶する双安定回路と、

前記双安定回路に記憶されたデータを不揮発的にストアし、不揮発的にストアされたデ ータを前記双安定回路にリストアする不揮発性素子と、

を具備し、前記回路は前記双安定回路であることを特徴とする請求項12記載の電子回路。

【請求項14】

前記不揮発性素子は、前記双安定回路内のノードと制御線との間に接続されていること を特徴とする請求項13記載の電子回路。 【請求項15】

不揮発性素子と、

請求項1から11のいずれか一項記載のトランジスタであって、前記不揮発性素子と直列に前記ソースまたは前記ドレインが接続された前記トランジスタと、

を備える不揮発性メモリセルを具備することを特徴とする電子回路。

【請求項16】

請求項1から11のいずれか一項記載のトランジスタであって、互いに相補型である第 1および第2トランジスタを具備し、

前記第1および第2トランジスタの前記圧電体の誘電分極方向は、互いに逆向きであり 、前記ソースを基準として、前記ゲートに正の電圧または負の電圧を加えた場合に、前記 ¹⁰ 圧電体が前記ピエゾ抵抗体に圧力を印加できるような方向であることを特徴とする電子回

路。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、トランジスタおよび電子回路に関し、例えばピエゾ抵抗体をチャネルに用い たトランジスタおよび電子回路に関する。

【背景技術】

[0002]

特許文献1には、ピエゾ抵抗体をチャネルとして用い、ピエゾ抵抗体に圧力を印加する 20 圧電体をゲートに設けたトランジスタが開示されている。

【先行技術文献】

【特許文献】

- [0003]
- 【特許文献1】米国特許8159854号明細書
- 【発明の概要】
- 【発明が解決しようとする課題】

[0004]

しかしながら、特許文献1のトランジスタにおいては、高降伏強度材料からなる支持構造を用いて、ピエゾ抵抗体チャネルに圧電体ゲートから圧力を加える(なお、以下、圧電 30体とゲートとをまとめて圧電体ゲートと呼ぶ)。このため、圧力の印加効率は十分ではなく、また、集積化の障害となる。さらに、ソースとドレインを入れ替えると特性が変わってしまう。このため、ソースとドレインを等価にする回路に特許文献1のトランジスタを用いることが難しい。

[0005]

本発明は、上記課題に鑑みなされたものであり、高降伏強度材料によるデバイス(トラ ンジスタ)の支持構造を用いず、圧電体ゲートからピエゾ抵抗体チャネルへ効果的に圧力 を印加可能で、さらに、ソースとドレインを入れ替え可能なトランジスタおよび電子回路 を提供することを目的とする。または、ソースとドレインを入れ替え可能なトランジスタ および電子回路を提供することを目的とする。

40

50

【課題を解決するための手段】

【0006】

本発明は、キャリアが伝導するピエゾ抵抗体と、前記ピエゾ抵抗体に前記キャリアを注 入するソースと、前記ピエゾ抵抗体から前記キャリアを受けるドレインと、前記ピエゾ抵 抗体を囲むように設けられ、前記ピエゾ抵抗体に圧力を加える圧電体と、前記圧電体が前 記ピエゾ抵抗体に圧力を加えるように前記圧電体に電圧を印加するゲートと、を具備する ことを特徴とするトランジスタである。

【0007】

上記構成において、前記ゲートは、前記圧電体を囲むように設けられ、前記圧電体は、 前記ピエゾ抵抗体から前記ゲートに向かう方向または前記ゲートから前記ピエゾ抵抗体に

(3)

【 0 0 0 8 】

上記構成において、前記ゲートは、前記ピエゾ抵抗体内のチャネルを伝導する前記キャ リアの伝導方向に平行な方向に複数設けられ、前記圧電体は、前記平行な方向に誘電分極 する構成とすることができる。

[0009]

上記構成において、前記圧電体は、前記キャリアの伝導方向に直交する全ての方向から 前記ピエゾ抵抗体を囲むように設けられている構成とすることができる。

【 0 0 1 0 】

上記構成において、前記圧電体は、前記キャリアの伝導方向に直交する一部の方向から 10 前記ピエゾ抵抗体を囲むように設けられている構成とすることができる。

【0011】

上記構成において、基板上に形成され、前記ピエゾ抵抗体を支持する支持体を具備し、 前記ピエゾ抵抗体の上面は曲面であり、前記圧電体は、前記ピエゾ抵抗体の上面および前 記支持体の側面を囲む構成とすることができる。

[0012]

上記構成において、前記支持体の高さは、前記ピエゾ抵抗体の幅より大きい構成とする ことができる。

【0013】

上記構成において、前記支持体の材料は、前記ピエゾ抵抗体の材料と同じ構成とするこ ²⁰ とができる。

【0014】

上記構成において、前記支持体の材料は、前記ピエゾ抵抗体の材料と異なる構成とする ことができる。

【 0 0 1 5 】

上記構成において、前記ソースと前記ドレインとは、前記ピエゾ抵抗体における前記ソ ースと前記ドレインとの中間の面に対して対称な構造であり、前記ピエゾ抵抗体、前記圧 電体および前記ゲートは、それぞれ前記中間の面に対して対称な構造である構成とするこ とができる。

【0016】

本発明は、第1電源と第2電源との間に接続された回路と、上記トランジスタであって 、前記ソースおよび前記ドレインのいずれか一方が前記第1電源に接続され、前記ソース および前記ドレインの他方が前記回路の電源端子に接続され、前記回路に供給される電力 を遮断する信号が前記ゲートに入力する前記トランジスタと、を具備することを特徴とす る電子回路である。

【0017】

上記構成において、データを記憶する双安定回路と、前記双安定回路に記憶されたデー タを不揮発的にストアし、不揮発的にストアされたデータを前記双安定回路にリストアす る不揮発性素子と、を具備し、前記回路は前記双安定回路である構成とすることができる

40

30

【0018】

上記構成において、前記不揮発性素子は、前記双安定回路内のノードと制御線との間に 接続されている構成とすることができる。

【 0 0 1 9 】

本発明は、不揮発性素子と、上記トランジスタであって、前記不揮発性素子と直列に前 記ソースまたは前記ドレインが接続されたトランジスタと、を備える不揮発性メモリセル を具備することを特徴とする電子回路である。

【0020】

本発明は、上記トランジスタであり、互いに相補型である第1および第2トランジスタ を具備し、前記第1および第2トランジスタの前記圧電体の誘電分極方向は、互いに逆向 ⁵⁰

(4)

10

20

きであり、前記ソースを基準として、前記ゲートに正の電圧または負の電圧を加えた場合 に、前記圧電体が前記ピエゾ抵抗体に圧力を印加できるような方向であることを特徴とす る電子回路である。

【0021】

本発明は、第1方向にキャリアが伝導するピエゾ抵抗体と、前記ピエゾ抵抗体に前記キャリアを注入するソースと、前記ピエゾ抵抗体から前記キャリアを受けるドレインと、前 記第1方向と交差する第2方向から前記ピエゾ抵抗体に圧力を加える圧電体と、前記圧電 体が前記ピエゾ抵抗体に圧力を加えるように前記圧電体に電圧を印加するゲートと、を具 備することを特徴とするトランジスタである。

【発明の効果】

【0022】

本発明によれば、高降伏強度材料によるデバイス(トランジスタ)の支持構造を用いず 、圧電体ゲートからピエゾ抵抗体チャネルへ効果的に圧力を印加可能で、さらに、ソース とドレインを入れ替え可能なトランジスタおよび電子回路を提供することができる。また は、ソースとドレインを入れ替え可能なトランジスタおよび電子回路を提供することがで きる。

【図面の簡単な説明】

[0023]

- 【図1】図1は、比較例1に係るトランジスタの断面図である。
- 【図2】図2は、実施例1に係るトランジスタの斜視図である。

【図3】図3(a)は、実施例1に係る第1型トランジスタの斜視断面図、図3(b)は、断面図、図3(c)は、回路記号である。

- 【図 4 】図 4 (a) は、実施例 1 に係る第 2 型トランジスタの斜視断面図、図 4 (b) は、断面図、図 4 (c) は、回路記号である。
- 【図5】図5(a)から図5(f)は、実施例1の変形例に係るトランジスタの模式図である。

【図6】図6(a)および図6(b)は、それぞれ実施例1および比較例1のシミュレー ションに用いたサイズを示す図である。簡略化のため、ソース、ドレイン、ゲートおよび 金属コンタクトは示していない。

【図7】図7(a)および図7(b)は、それぞれ実施例1および比較例1におけるL_P 30 Fに対する を示す図である。

- 【図 8 】図 8 (a) および図 8 (b) は、それぞれ実施例 1 および比較例 1 における 1 _p _p に対する を示す図である。
- 【図9】図9(a)および図9(b)は、それぞれ実施例1および比較例1におけるドレイン電圧V」に対するドレイン電流I」を示す図である。
- 【図10】図10(a)および図10(b)は、それぞれ実施例1および比較例1におけるL_{pF}に対するSを示す図である。
- 【図11】図11(a)および図11(b)は、それぞれ実施例1および比較例1における1_{PR}に対するSを示す図である。
- 【図12】図12(a)から図12(c)は、リングオシレータの時間に対する出力電圧 40 を示す図である。
- 【図13】図13(a)および図13(b)は、実施例2に係る電子回路のブロック図で ある。
- 【図14】図14は、実施例3に係る電子回路の回路図である。
- 【図15】図15は、実施例3の変形例に係る電子回路の回路図である。
- 【図16】図16(a)は、実施例4に係る不揮発性メモリセルの回路図、図16(b) は、断面斜視図である。
- 【図17】図17(a)から図17(f)は、実施例5に係る電子回路を示す回路図(その1)である。
- 【図18】図18(a)から図18(f)は、実施例5に係る電子回路を示す回路図(そ 50

の2)である。

【図19】図19(a)から図19(c)は、実施例6およびその変形例に係るトランジ スタの断面図である。

【図 2 0】図 2 0 (a)は、実施例 7 に係るトランジスタの斜視断面図、図 2 0 (b)お よび図 2 0 (c)は、断面図である。

【図21】図21(a)は、実施例7の変形例1に係るトランジスタの斜視断面図、図2 1(b)は、断面図である。

【図22】図22(a)は、実施例7の変形例2に係るトランジスタの斜視断面図、図2 2(b)および図22(c)は、断面図である。

【図23】図23は、実施例7の変形例3に係るトランジスタの断面図である。

【図24】図24(a)は、シミュレーション2を用いたドレイン特性を示す図であり、

図24(b)は、シミュレーション1と2を比較したドレイン特性を示す図である。

【図25】図25は、インバータ回路の伝達特性を示す図である。

【図26】図26(a)および図26(b)は、それぞれシミュレーション1および2に おける双安定回路のバタフライカーブを示す図である。

【図27】図27は、実施例8に係る電子回路のブロック図である。

【発明を実施するための形態】

【0024】

近年のマイクロプロセッサやSoC(System on a Chip)などのCMOS(Complement ary Metal Oxide Semiconductor)ロジックシステムは、トランジスタの微細化と高性能 化を両立させることで発展してきた。このような両立は、トランジスタの微細化に基づく 電流駆動能力の向上と高密度集積化に負うところが大きい。しかし、トランジスタの微細 化(テクノロジーノードの更新)とともに、消費電力が増大している。この消費電力の増 大は、ロジックシステムの性能やトランジスタの集積密度を制限する重大な問題になる。 さらに、近年のCMOSロジックシステムにおける重要な応用の1つであるスマートフォ ンなどのモバイル機器においては、ロジックシステムの消費電力は、バッテリーの利用時 間を決める要因の一つにもなっている。

[0025]

CMOSロジックシステムにおける電源電圧の低電圧化は、CMOSロジックシステム の低消費電力化に極めて有効な手段の1つである。しかし、低電圧化は、ロジックシステ ムの動作周波数(速度)を激しく劣化させてしまう。また、低電圧化は、デバイスのばら つきに対する耐性を著しく劣化させてしまう。このような電源電圧の低電圧化による問題 が生じる主要因は、トランジスタの電流駆動能力の劣化である。そこで、より小さな入力 電圧で、より大きな電流を駆動できるような、"高感度"なトランジスタの開発が盛んに 行われている。さらに、低電圧動作における全消費電力に対する動的電力と静的電力の割 合は、駆動電圧の低減とともに静的電力が大きくなる。このことから、低電圧動作におい ても、リーク(サブスレッショルドリーク)が十分に低いトランジスタが求められる。以 上のような観点から、いくつかの新規なデバイスが研究および開発されている。しかしな がら、電流駆動能力が高くてもリークが大きいデバイスや、リークは少なくても電流駆動 能力が低いデバイスが多い。

[0026]

電源電圧が0.2 V程度の超低電圧の領域では、大幅な消費電力の低減が見込める。し かし、従来のCMOS技術ではこのような超低電圧動作させると電流駆動能力の低下にと もなう回路性能の劣化が激しく、活用は困難である。このような回路性能の劣化は、半導 体をチャネルに用いる限り、どのような半導体材料を用いても根本的に解決することは難 しい。金属チャネルは、抵抗が低く、低電圧でも高い電流駆動能力を実現できる可能性が ある。しかし、金属チャネルを用いると、リークを十分に下げることは原理的に難しい。 したがって、金属的に抵抗が低い状態と、絶縁体的に抵抗が高い状態と、の2つの状態を 形成可能な金属 - 絶縁体転移する材料をトランジスタのチャネルに用いることが考えられ る。このようなトランジスタは、超低電圧駆動に適したデバイスであると考えられる。最 10

30

20

近、大きなピエゾ効果をもつ圧電体をゲートに利用し、圧力によって金属 - 絶縁体転移を 引き起こすピエゾ抵抗効果を有するピエゾ抵抗体をチャネルに利用する PET (Piezoele ctronic Transistor)と呼ばれる新しいトランジスタが提案されている(特許文献1)。 【0027】

(7)

図1は、比較例1に係るトランジスタ(PET)の断面図である。比較例1は、特許文献1の構造を応用した例である。図1に示すように、ソース14とドレイン16との間に ピエゾ抵抗体10が設けられている。ソース14下(ピエゾ抵抗体10と反対側)に圧電 体12が設けられている。圧電体12の下にゲート18が設けられている。ゲート18か らドレイン16までの積層体は高降伏強度材料からなる支持構造体20により支持されて いる。ソース14とゲート18との間に電圧を印加すると、圧電体12が変位する。これ により、圧電体12からピエゾ抵抗体10に圧力が加わる。

【0028】

PETでは、圧力によって金属 - 絶縁体転移するピエゾ抵抗体10をチャネルに用いる。ピエゾ抵抗体10は、オン時の金属相における抵抗は極めて低く、大きな電流駆動能力が期待できる。このピエゾ抵抗体の圧力に対する抵抗変化率は巨大で、オフ時のチャネル抵抗を極めて高くできる。このため、十分なオン/オフ電流比が期待できる。さらに、PETでは圧電体12の誘電分極の向きを反対にすることで、MOSFETにおけるpチャネル動作とnチャネル動作と同様の動作を実現できる。このため、CMOS回路のように相補型のトランジスタを用いた回路も構成可能である。

【0029】

PETにおいて高い電流駆動能力と急峻なサブスレッショルド特性を実現するためには 、大きな圧電効果を有する圧電体12を用いることが求められる。このような圧電体12 の特性のみならず、圧電体12から、効率よくピエゾ抵抗体に圧力を加えることができる デバイス構造も極めて重要になる。これまでに提案されたPETでは、ピエゾ抵抗体に圧 力を加えるため、高降伏強度材料などからなる支持構造体20などのデバイスの支持構造 が用いられる。このような支持構造は、集積回路の高密度集積化に適さない。さらに、支 持構造体20の存在によって生じる各種寄生素子による性能劣化を生じる可能性がある。 また、このような支持構造は、圧電体12から高効率にピエゾ抵抗体からなるチャネルに 圧力を加えるのに適した構造にもなっていない。したがって、PETではこのようなデバ イスの支持構造を用いず、チャネルに効率よく圧力を加えることのできるデバイス構造の 実現が重要となる。

【 0 0 3 0 】

以下に説明する実施例では、デバイスの支持構造を用いず、集積回路に適したデバイス 構造を有するPETが実現できる。さらに、圧電体ゲートからピエゾ抵抗体チャネルに高 効率に圧力を印加できる構造を有するPETを実現できる。このデバイス構造のPETに よって、高い電流駆動能力と急峻なサブスレッショルド特性を実現できる。さらに、PE Tの低インピーダンス性を利用したパワーゲーティング回路、PETの低電圧下における 高速動作性を利用した低消費電力の記憶回路および論理回路が実現できる。

【実施例1】

[0031]

実施例1は、PETの例である。図2は、実施例1に係るトランジスタの斜視図である 。図3(a)は、実施例1に係る第1型トランジスタの斜視断面図、図3(b)は、断面 図、図3(c)は、回路記号である。図4(a)は、実施例1に係る第2型トランジスタ の斜視断面図、図4(b)は、断面図、図4(c)は、回路記号である。 【0032】

図2から図4(c)に示すように、ピエゾ抵抗体10内の中心軸をz軸とし、径方向を r方向とする。ピエゾ抵抗体10は円筒形状である。ピエゾ抵抗体10の両端にはソース 14とドレイン16とが設けられている。ソース14はピエゾ抵抗体10にキャリア(例 えば電子)を注入する。ドレイン16はピエゾ抵抗体10からキャリアを受け取る。ピエ ゾ抵抗体10内をソース14からドレイン16方向にキャリアが伝導する。キャリアの伝 10

20

導方向は z 方向である。ソース14とピエゾ抵抗体10との間には金属コンタクト層15 が設けられ、ドレイン16とピエゾ抵抗体10との間には金属コンタクト層17が設けら れている。金属コンタクト層15および17は、圧電体12に接触しており、ピエゾ抵抗 体10が絶縁相の場合に圧電体12に有効にゲート電圧を加えるために用いられる。金属 コンタクト層15および17は、ピエゾ抵抗体10に効果的に圧力が加えられるように、 ヤング率が小さいことが好ましい。圧電体12がピエゾ抵抗体10を囲むように設けられ ている。圧電体12はドーナツ形状である。圧電体12の周りにゲート18が設けられて いる。

【0033】

図3(a)および図3(b)に示すように、第1型トランジスタ11aにおいて、圧電 10 体12の誘電分極方向22は-r方向である。例えば、ソース14を基準としてゲート1 8とソース14との間に正の電圧が印加されると、圧電体12はピエゾ抵抗体10に圧力 を加える。これにより、ピエゾ抵抗体10は金属相となる。よって、ソース14からドレ イン16にキャリアが伝導する。ゲート18とソース14との間に電圧が印加されないと 、ピエゾ抵抗体10には圧力が加わらず、ピエゾ抵抗体10が絶縁相となる。これにより 、ソース14からドレイン16へのキャリアの伝導が遮断される。このように、第1型ト ランジスタ11aは、ソース14を基準にゲート18に正側の電圧が加わるとピエゾ抵抗 体10はオンする(金属相になる)。このような動作はMOSFETにおけるnチャネル FETの動作と同等とみなせる。そこで、第1型トランジスタ11aを便宜的にnチャネ ルと称し、図3(c)のような回路記号で表す。図3(c)において、ソースSはソース 20 14、ドレインDはドレイン16およびゲートGはゲート18にそれぞれ対応する。 【0034】

図4(a)および図4(b)に示すように、第2型トランジスタ11bにおいて、圧電体12の誘電分極方向22は+r方向である。例えば、ソース14を基準としてゲート18とソース14との間に負の電圧を印加すると、ピエゾ抵抗体10に圧力が加わる。これにより、ピエゾ抵抗体10は金属相となる。ゲート18とソース14との間に電圧が印加されないと、ピエゾ抵抗体10には圧力が加わらず、ピエゾ抵抗体10が絶縁相となる。これにより、ソース14からドレイン16へのキャリアの伝導が遮断される。このように、第2型トランジスタ11bは、ソース14を基準にゲート18に負側の電圧が加わるとピエゾ抵抗体10がオンする(金属相になる)。このような動作は、MOSFETにおけるpチャネルFETの動作と同等とみなせる。そこで、第2型トランジスタ11bを便宜的にpチャネルと称し、図4(c)のような回路記号で表す。

30

40

50

【0035】

このように、以下の説明におけるPETのnチャネルおよびpチャネルは、ピエゾ抵抗体10からなるチャネルを伝導するキャリアが電子かホールかではなく、MOSFETの nチャネルFETの動作と同じかpチャネルFETの動作と同じかにより規定している。 【0036】

図5(a)から図5(f)は、実施例1の変形例に係るトランジスタの模式図である。 図5(a)および図5(c)は、斜視断面図、図5(b)および図5(d)は、断面図、 図5(e)および図5(f)は、回路記号である。図5(a)および図5(b)に示すよ うに、トランジスタ11cでは、圧電体12の誘電分極方向は-z方向である。圧電体1 2のz方向に対向するようにゲート18aおよび18bが設けられている。ゲート18b を基準としてゲート18aと18b間に正の電圧を印加することにより、圧電体12はピ エゾ抵抗体10に圧力を加えることができる。

【0037】

図5(c)および図5(d)に示すように、トランジスタ11dでは、圧電体12の誘 電分極方向はz方向である。ゲート18bを基準としてゲート18aと18b間に負の電 圧を印加することにより、圧電体12はピエゾ抵抗体10に圧力を加えることができる。 よって、トランジスタ11cと11dとは互いに相補型のトランジスタとなる。 【0038】 図5(e)および図5(f)において、G1がゲート18aに対応し、G2がゲート1 8bに対応する。例えば、G2をグランドのような参照電圧(またはソースなど)に接続 した場合、G2を記載せず、図3(c)および図4(c)のような回路記号で表すことも できる。以下、G2をソースと同電位として、表記を省略する。 【0039】

実施例1では、ゲート18は、圧電体12を囲むように設けられている。圧電体12は 、外方向または内方向(例えばピエゾ抵抗体10内に対し放射状)に誘電分極する。実施 例1の変形例では、ゲート18aおよび18bは、z方向に対向する圧電体12の面(す なわちz方向に垂直な面)にz方向に平行に複数設けられている。圧電体12は、z方向 に誘電分極する。このように、圧電体12の誘電分極方向は適宜設定する。圧電体12内 の誘電分極方向を反対の方向とすることにより、簡単に相補的なトランジスタを形成でき る。

[0040]

実施例1およびその変形例では、圧電体12がピエゾ抵抗体10を囲みピエゾ抵抗体1 0に周囲から圧力を加える。このため、比較例1のようなデバイスの支持構造を用いなく ともよい。ピエゾ抵抗体10を円筒形状、圧電体12をドーナツ形状を例に説明したが、 ピエゾ抵抗体10および圧電体12の形状はこれらには限られない。例えば、ピエゾ抵抗 体10は四角柱等の多角柱でもよい。また、多角柱の角は丸く縁取りされていてもよい。 この場合、実施例1では圧電体12内の誘電分極の方向は、ピエゾ抵抗体10からゲート 18に向かう方向またはゲート18からピエゾ抵抗体10に向かう方向となる。実施例1 の変形例では、誘電分極方向はz方向となる。ピエゾ抵抗体10に均一に圧力を加えるた め、ピエゾ抵抗体および圧電体12は、z軸に対し回転対称であることが好ましい。

20

10

[0041]

実施例1およびその変形例(変形例においては金属コンタクト15および17が形成さ れている場合)において、金属コンタクト15および17を圧電体12に接触したまま形 成し、ソース14およびドレイン16としてもよい。この場合、ソース14およびドレイ ン16と圧電体12との間が接触してもよい。このように、ソース14およびドレイン1 6にヤング率が小さい材料(例えば、ヤング率がピエゾ抵抗体10と同程度またはピエゾ 抵抗体10より小さい材料)を用いれば、ソース14およびドレイン16と圧電体12と が接触していてもよい。ソース14およびドレイン16のヤング率が大きい場合、図3(a)、図3(b)、図4(a)、図4(b)、図5(a)から図5(d)のように、ソー ス14およびドレイン16と圧電体12との間に空隙を形成することが好ましい。なお、 図5(a)から図5(d)において、ソース14およびドレイン16と圧電体12との間 に空隙が形成されているが、ソース14およびドレイン16のヤング率がピエゾ抵抗体1 0と同程度またはピエゾ抵抗体10より小さい場合は、圧電体12とは接触していてもよ

[0042]

ピエゾ抵抗体10は、加えられる機械的な圧力により電気抵抗が変化するピエゾ抵抗効 果を有する材料からなる。ピエゾ抵抗体10に圧力が加わることにより、ピエゾ抵抗体1 0の抵抗率が2桁以上変化することが好ましく、4桁以上変化することがより好ましく、 5桁以上変化することがさらに好ましい。このような材料として、例えばSmSe、Tm Se、SmS、Ca₂RuO₄、(Ca,Ba,SrRu)O₃、Ni(S_xSe_{1-x})₂C、または(V_{1-x}Cr_x)₂O₃をピエゾ抵抗体10に用いることができる。 【0043】

圧電体12は、印加される電圧により機械的に変形する逆圧電効果を有する材料からなる。圧電体12の材料としては、例えば以下のABC₃型のペロブスカイト構造物質を用いることができる。

(P b , M 1) (T i , M 2) O ₃ 、 (B i , M 1) (Z n , T i , M 2) O ₃ 、 (B i , M 1) (N a , T i , M 2) O ₃ 、 30

(K, M1) (Nb, M2) O₃、 (Li, M1) (Nb, M2) O₃, (Li, M1) (Ta, M2) O₃、 または (Na, M1) (Nb, M2) O₃ ここで、M1は価数が1-3価のLi、Ca、Ba、Sr、Bi、Pbまたはランタノ イド等である。M2は価数が2-6価のZr、Hf、Mg/Nb、Mg/Ta、In/S c 等である。 ペロブスカイト構造物質以外の材料として、以下を用いることができる。 (Hf, M3) O₂ ここで、M3はSr、Si、Ba、Ca、Mg、Zr、Ce、Ti、Ge、Sn、Nb 、Taまたはランタノイドである。 圧電体12の材料として、典型的にはPZT(チタン酸ジルコン酸鉛)、PSZT(ス トロンチウム添加チタン酸ジルコン酸鉛)、 PMT - PT (マグネシウムニオブ酸 - チタ ン酸鉛)、またはPZN-PT(亜鉛ニオブ酸-チタン酸鉛)を用いることができる。ソ ース14、ドレイン16およびゲート18は、金属等の導電体である。 [0044]金属コンタクト層15および17は、ヤング率および抵抗率が小さいことが好ましい。 このような、材料として、A1(68)、Mg(65)、Ag(76)、Au(80)、 Pb(14)、Ca(23)、Sn(41)、Bi(31)、またはIn(10)を用い ることができる。カッコ内はヤング率(GPa)を示す。例えば、金属コンタクト層15 および17のヤング率は、ピエゾ抵抗体10と同程度またはピエゾ抵抗体10より小さい ことが好ましい。

10

20

30

40

[0045]

ピエゾ抵抗体10、圧電体12、金属コンタクト層15および17、並びにソース14 、ドレイン16およびゲート18は、例えばスパッタリング法、CVD(Chemical Vapor Deposition)法を用いて形成できる。

[0046]

実施例1と比較例1のトランジスタ特性をシミュレーションした。ピエゾ抵抗体10を SmSe、圧電体12をPMT-PTとした。

[0047**]**

図6(a)および図6(b)は、それぞれ実施例1および比較例1のシミュレーション に用いたサイズを示す図である。簡略化のため、ソース、ドレイン、ゲートおよび金属コ ンタクトは示していない。図6(a)に示すように、実施例1において、圧電体12がピ エゾ抵抗体10に圧力を加える。圧力が加わるr方向のピエゾ抵抗体10の厚さlpR(半径に相当する)、r方向の圧電体12の厚さL。ょとする。ピエゾ抵抗体10のz方向 の厚さh_{p_R}、 圧電体 1 2 の z 方向の厚さH_{p_E}とする。 z 軸から圧電体 1 2 の r 方向の 中心までの距離 R_{PE}とする。圧電体 1 2 がピエゾ抵抗体 1 0 に圧力を加える面(すなわ ち圧電体12とピエゾ抵抗体10とが向き合う面)の面積をピエゾ抵抗体10について面 積 a_{p R}、 圧電体12についてA_{p ∈} とする。 a_{p R}=2 l_{p R}h_{p R}であり、A_{p ∈} l_{Р R} H_{Р E} である。よって、面積比 a_{P R} / A_{P E} = h_{P R} / H_{P E} となる。 = 2 [0048]

図6(b)に示すように、比較例1において、圧電体12がピエゾ抵抗体10に圧力を 加える方向を×方向とする。ピエゾ抵抗体10の×方向の厚さ1_{PR}、圧電体12の×方 向の厚さL。」とする。圧電体12とピエゾ抵抗体10とが向き合う(×方向に直交する 面となる)ピエゾ抵抗体10の面積a_{pR}、圧電体12の面積A_{pF}とする。

[0049]

以上のように大きさのパラメータを規定することで、実施例1と比較例1の比較が可能 となる。

[0050]

まず、実施例1および比較例1のゲート18に印加されるゲート電圧V_Gに対してピエ ゾ抵抗体10に加わる圧力Pの比を示す係数 について計算した。P= V_Gである。係 数 が大きい方がピエゾ抵抗体10に効率的に圧力が加わることを示している。 【0051】

図7(a)および図7(b)は、それぞれ実施例1および比較例1におけるL_{PE}に対 する を示す図である。1_{PR}は3nmに固定した。複数の実線は、矢印方向にa_{PR}/ A_{PE}を0.2から1.0まで0.2ステップで変えている。以下の実施例1および比較 例1についての図も同じである。図7(a)に示すように、 a_{PR}/A_{PE}が小さい方が は大きい。 はL_{PE}には余り依存しない。図7(b)に示すように、 a_{PR}/A_{PE} が小さい方が は大きい。 はL_{PF}が大きくなると小さくなる。

【 0 0 5 2 】

図8(a)および図8(b)は、それぞれ実施例1および比較例1における1_{PR}に対 する を示す図である。L_{PE}は40nmに固定した。図8(a)に示すように、a_{PR} /A_{PE}が小さい方が は大きい。1_{PR}が小さい方が は大きい。図8(b)に示すよ うに、a_{PR}/A_{PE}が小さい方が は大きい。1_{PR}が小さい方が は大きい。 【0053】

図7(a)および図8(a)と、図7(b)および図8(b)と、を比較すると、例え ば,L_{PE}=40nm、1_{PR}=3nmおよびa_{PR}/A_{PE}=0.4では、実施例1で は比較例1に比べ、 が2倍程度大きい。このように、実施例1では、比較例1に比べ、 ピエゾ抵抗体10に効率的に圧力を印加できる。これにより、電流駆動能力を高くできる

20

10

【0054】

図 9 (a) および図 9 (b) は、それぞれ実施例 1 および比較例 1 におけるドレイン電 E V_D に対するドレイン電流 I_D を示す図である。実施例 1 では、 1_{PR} = 3 nm、 L_P E = 4 0 nm、 h_{PR} = 1 2 nm、 H_{PE} = 3 0 nmおよび a_{PR} / A_{PE} = 0 . 4 であ る。比較例 1 では、 1_{PR} = 3 nm、 L_{PE} = 4 0 nm、 a_{PR} = 1 0 0 nm²、 A_{PE} = 2 5 0 nm² および a_{PR} / A_{PE} = 0 . 4 である。複数ある実線は、ゲート電圧V_G を 0 V から 0 . 2 V まで 0 . 0 1 V ステップで印加したものである。

【0055】

図9(a)および図9(b)に示すように、実施例1のドレイン電流I_Dは比較例1よ ³⁰ り3倍大きい。このように、実施例1は比較例1に比べ電流駆動能力が3倍以上大きい。 【0056】

次に、サブスレッショルドスロープSを計算した。サブスレッショルドスロープSが小 さいと、ゲート18によりピエゾ抵抗体10をオフしたときのリーク電流が小さくなる。 【0057】

図10(a)および図10(b)は、それぞれ実施例1および比較例1におけるL_{PE} に対するSを示す図である。 1_{PR} は3nmに固定した。図10(a)に示すように、 a _{PR} / A_{PE} が小さい方がSは小さい。SはL_{PE}を小さくすると減少する。図10(b)に示すように、 a_{PR} / A_{PE} が小さい方がSは小さい。L_{PE} が小さい方がSは小さい。

【0058】

図11(a)および図11(b)は、それぞれ実施例1および比較例1におけるl_{pR} に対するSを示す図である。L_{pE}は40nmに固定した。図11(a)に示すように、 a_{PR}/A_{PE}が小さい方がSは小さい。l_{PR}が小さい方がSは小さい。図11(b) に示すように、a_{PR}/A_{PE}が小さい方がSは小さい。l_{PR}が小さい方がSは小さい

【0059】

図 1 0 (a) および図 1 1 (a) と、図 1 0 (b) および図 1 1 (b) と、を比較する と、例えば、 L _{P E} = 4 0 n m、 l _{P R} = 3 n m, a _{P R} / A _{P E} = 0 . 4 では、実施例 1 では比較例 1 に比べ、 S は 5 0 程度とM O S F E T の室温における限界値(6 0 m V /

decade)を下回る。一方、比較例1のSは100程度と、実施例1の2倍程度大きい。このように、実施例1では比較例1に比べ、サブスレッショルド特性を急峻にできる。よって、オフ時のリーク電流を抑制できる。

(12)

【 0 0 6 0 】

および S の観点から a _{P R} / A _{P E} は小さいことが好ましい。例えば a _{P R} / A _{P E} は 1 より小さいことが好ましく、 0 . 6 程度以下がより好ましい。 【 0 0 6 1 】

次に、5段のインバータで構成したリングオシレータの発振周波数を計算した。インバータは、pチャネルPETとnチャネルPETを用いた相補型インバータとした。図12 (a)から図12(c)は、リングオシレータの時間に対する出力電圧を示す図である。 図12(a)は、実施例1のPETの計算結果を示す。計算したPETでは、1_{PR}=3 nm、L_{PE}=10nm、h_{PR}=6nm、H_{PE}=30nmおよびa_{PR}/A_{PE}=0 .2である。電源電圧V_{DD}=0.2Vである。圧電体12の電圧印加に応答するメカニ カルな共振現象は、リングオシレータの発振周波数に影響するため、この効果を取り込ん で計算を行った。図12(b)および図12(c)は、16nmノードのFinFETを 用いた場合の計算結果であり、それぞれ電源電圧V_{DD}=0.5Vおよび0.2Vである

[0062]

図12(a)に示すように、実施例1では、 $V_{DD} = 0.2V$ であっても発振周波数は 約60GHzである。図12(b)に示すように、FinFETでは、 $V_{DD} = 0.5V$ で発振周波数は約25GHzである。図12(c)に示すように、 $V_{DD} = 0.2V$ では 発振周波数は約1.3GHzである。このように、現在最も動作速度の速いトランジスタ のひとつであるFinFETを用いても、 V_{DD} を小さくすると動作速度が急激に劣化す る。一方、実施例1では、駆動電流能力が大きいため、 V_{DD} を小さくしても発振周波数 は高い。構造の最適化を行うことで、 $V_{DD} = 0.2V$ で100GHz程度の発振周波数 を実現できる可能性がある。

【0063】

実施例1によれば、圧電体12がピエゾ抵抗体10を囲むように設けられている。ゲート18に電圧を印加することにより、圧電体12がピエゾ抵抗体10に圧力を加える。これにより、比較例1と比べ、支持構造体を用いなくともよい。また、図7(a)から図8(b)のように、比較例1に比べ、高効率にピエゾ抵抗体10に圧力を加えることができる。よって、電流駆動能力を高くすることができる。さらに、図10(a)から図11(b)のように、比較例1に比べ、サブスレッショルド特性を向上できる。ピエゾ抵抗体10は圧力により金属相となるため、オン抵抗が非常に低い。このため、図12(a)のように、低い電源電圧(例えば0.2V以下)においても高速動作が可能となる。

また、比較例1では、図1のように、ゲート18、ソース14およびドレイン16がこ の順番で積層されているため、ソース14からドレイン16方向にキャリアを流す場合と 、ドレイン16からソース14方向にキャリアを流す場合と、が等価でなくなる(電流が 異なる)。このように、ソース14とドレイン16とがゲート18に対し対称な構造とな っていない。このため、ソース14とドレイン16とを入れ替えて同じ特性を得ようとす ると、ゲート18に印加する電圧を変えることになる。このため、ソース14とドレイン 16を入れ替えると、特性が大きく変わってしまう。

【0065】

一方、実施例1では、チャネル中心に対するソース14とドレイン16方向が対称性待 つようにデバイス構造を構成できる。また、ゲート18に対し、ソース14とドレイン1 6とが等価な構造のため、ソース14とドレイン16とを入れ替えても、ゲート18に同 じ電圧を印加すれば、同じ特性が得られる。このように、ソース14とドレイン16を入 れ替えても、特性はほとんど変化しない。

【実施例2】

20

30

[0066]

実施例2は、実施例1のPETをパワースイッチとしたパワーゲーティング回路の例で ある。図13(a)および図13(b)は、実施例2に係る電子回路のブロック図である 。図13(a)に示すように、パワーゲーティング回路100aは、パワースイッチとし てpチャネルPET30bおよびパワードメイン回路32を有している。パワードメイン 回路32は、2つの電源であるグランドGNDと電源V_{DD}との間に設けられている。パ ワードメイン回路32には、グランドGNDおよび電源V_{DD}から電力が供給される。回 路32と電源V_{DD}との間にpチャネルPET30bが設けられている。PET30bの ソースが電源V_{DD}に、ドレインが回路32に接続されている。ゲートには、回路32に 供給する電力を制御する信号が入力する。PET30bと回路32の間のノードが仮想V DDCなる。回路32には、仮想V_{DD}とグランドGNDとの電位差の電圧が印加される

(13)

【0067】

図13(b)に示すように、パワーゲーティング回路100bは、パワースイッチとしてnチャネルPET30aおよびパワードメイン回路32を有している。グランドGNDと回路32との間にnチャネルPET30aが設けられている。PET30aのソースがグランドGNDに、ドレインが回路32に接続されている。ゲートには、回路32に供給する電力を制御する信号が入力する。PET30aと回路32の間のノードが仮想GNDとなる。回路32には、電源V_{DD}と仮想GNDとの電位差の電圧が印加される。PET30aおよび30bは、実施例1に係るトランジスタである。

[0068]

実施例2によれば、回路32が電源V_{DD}(第1電源)とグランドGND(第2電源) との間に接続されている。パワースイッチであるPET30aまたは30bのソースは、 電源V_{DD}またはグランドGNDに接続され、ドレインが回路32に接続される。ゲート に回路32に供給される電力を遮断する信号が入力する。この信号は、PET30aまた は30bをオンまたはオフさせる信号である。

[0069]

このように、実施例2のパワーゲーティング回路では、PET30 aまたは30 bをパ ワードメイン回路のパワースイッチに用いる。PET30 aまたは30 bのオン抵抗は金 属的に低い。これにより、パワースイッチにおける電圧降下を極めて低く抑えることがで きる。よって,パワードメンイン回路32に印加できる電圧(図13(a)では、仮想電 源V_{DD}とグランドGNDの電位差、図13(b)では、電源V_{DD}と仮想グランドGN Dの電位差)を容易に高くできる。よって、パワードメイン回路32の回路性能を高く維 持できる。したがって,通常のMOSFETをパワースイッチに用いたものと比べて高い 回路性能が得られる。また、PET30 aまたは30 bの急峻なサブスレッショルド特性 による遮断特性と大きなオン/オフ比によって、電源遮断時には電圧降下をパワースイッ チに集中させることができる。このため,電源遮断時におけるパワードメイン回路3200 リークを小さく抑えることができる。さらに、PET30 aまたは30 bを多層配線層の 中に作り込めば、パワースイッチによる面積オーバーヘッドをほとんどなくすことができ る。パワードメイン回路32は通常のCMOSまたはPET(相補型のPETを含む)で 構成することができる。

【実施例3】

【0070】

実施例3は、不揮発性双安定回路のパワースイッチに実施例1に係るPETを用いる例 である。図14は、実施例3に係る電子回路の回路図である。図14に示すように、メモ リセル101は、双安定回路40および不揮発性素子MTJ1およびMTJ2(不揮発性 メモリ素子)を有している。双安定回路40は、データを揮発的に記憶する。不揮発性素 子MTJ1およびMTJ2は、双安定回路40に記憶されたデータを不揮発的にストアし 、不揮発的にストアされたデータを双安定回路40にリストアする。不揮発性素子MTJ 1およびMTJ2は、例えば強磁性トンネル接合素子である。 10

20



[0071]

双安定回路40はインバータ42および44を有している。インバータ42はpチャネルFETm1およびnチャネルFETm2を有している。インバータ44はpチャネルFETm3およびnチャネルFETm4を有している。インバータ42と44はリング状に接続されている。双安定回路40は、電源V_{DD}とグランドとの間に接続されている。FETm1およびm3のソースに電源V_{DD}が、FETm2およびm4のソースにグランドが接続されている。パワースイッチである(pチャネルの)PET30は、FETm1およびm3のソースと電源V_{DD}との間に直列に接続されている。PET30をオフすることにより、双安定回路40に供給される電力を遮断できる。

【0072】

インバータ42と44とが接続されたノードがそれぞれノードQおよびQBである。ノードQとノードQBとは互いに相補ノードである。ノードQおよびQBは、それぞれFETm5およびm6を介し入出力線DおよびDBに接続されている。FETm5およびm6のゲートはワード線WLに接続されている。双安定回路40へのデータの書き込みおよび読み出しは、従来のSRAMと同じように行われる。

【0073】

ノードQと制御線CTRLとの間の経路66において、(nチャネルの)FETm7と 不揮発性素子MTJ1とが直列に接続され、ノードQBと制御線CTRLとの間の経路6 6において、(nチャネルの)FETm8と不揮発性素子MTJ2とが直列に接続されて いる。FETm7およびm8のソースおよびドレインの一方は、ノードQおよびQBに、 ソースおよびドレインの他方は不揮発性素子MTJ1およびMTJ2にそれぞれ接続され ている。FETm7およびm8のゲートはスイッチ線SRに接続されている。なお、FE Tm7およびm8は、それぞれ、不揮発性素子MTJ1およびMTJ2と制御線CTRL との間に接続されていてもよい。

【0074】

双安定回路40から不揮発性素子MTJ1およびMTJ2へのデータのストア動作は、 FETm7およびm8をオンした状態で、制御線CTRLをハイレベルとローレベルとに することにより行なわれる。不揮発性素子MTJ1およびMTJ2にデータがストアされ た後、PET30をオフする。これにより、双安定回路40に電力が供給されず、消費電 力が削減できる。

【0075】

不揮発性素子MTJ1およびMTJ2から双安定回路40へのデータのリストア動作は、制御線CTRLをローレベルとした状態でPET30をオンし、双安定回路40に電力が供給することにより行なわれる。

【0076】

実施例3において、不揮発性素子MTJ1およびMTJ2は、強磁性トンネル接合素子 以外にも巨大磁気抵抗(GMR)素子、ReRAM(Resistance Random Access Memory)に用いられるような可変抵抗素子、または、PRAM(Phase change RAM)に用いられ る相変化素子を用いることができる。また、パワースイッチであるPET30は、実施例 2の図13(b)のように、グランドと双安定回路40との間に設けられていてもよい。 この場合、PETはnチャネルPETであり、FETm7およびm8はpチャネルである 。さらに、不揮発性素子は、1つであり、双安定回路40の1つのノードと制御線との間 に不揮発性素子が接続されていてもよい。

【 0 0 7 7 】

実施例3の変形例としてマスタスレーブ型フリップフロップ回路の例を説明する。図15は、実施例3の変形例に係る電子回路の回路図である。図15に示すように、記憶回路102は、Dラッチ回路102aとDラッチ回路102bとを備えている。Dラッチ回路102aは、双安定回路40、パスゲート72、73、不揮発性素子MTJ1、MTJ2、FETm7からm9を備えている。双安定回路40のリング内にパスゲート73とFETm9が並列に接続されている。双安定回路40内のノードQと制御線CTRLとの間に

10

20



(n チャネルの)FETm7と不揮発性素子MTJ1が直列に接続されている。双安定回路40内のノードQBと制御線CTRLとの間に(n チャネルの)FETm8と不揮発性素子MTJ2が直列に接続されている。ノードQはインバータ61を介しQB信号となる。ノードQBはインバータ62を介しQ信号となる。ノードQは、パスゲート72を介し Dラッチ回路102bに接続される。

【0078】

Dラッチ回路102 bは、双安定回路50、パスゲート70 および71を備えている。 双安定回路50は、インバータ52 および54 がリング状に接続されている。インバータ 52 は p チャネル F E T m 11 および n チャネル F E T m 12を有している。インバータ 54 は p チャネル F E T m 13 および n チャネル F E T m 14を有している。双安定回路 50 のリング内にパスゲート71が接続されている。双安定回路50には、インバータ6 0 およびパスゲート70を介しデータDが入力する。クロック信号CLKは、インバータ6 3を介しクロックCBとなり、さらにインバータ64を介しクロックCとなる。クロッ クCBおよびCは、各パスゲート70から73に入力する。双安定回路40および50と 電源 V_{DD}との間に、パワースイッチとして(p チャネルの)PET30が接続される。 【0079】

実施例3の変形例において、不揮発性素子MTJ1およびMTJ2は、強磁性トンネル 接合素子以外にもGMR素子、ReRAMに用いられるような可変抵抗素子、または、P RAMに用いられる相変化素子を用いることができる。また、パワースイッチであるPE T30は、グランドと双安定回路40との間に設けられていてもよい。この場合、PET はnチャネルPETであり、FETm7およびm8はpチャネルである。さらに、不揮発 性素子は、1つであり、双安定回路40の1つのノードと制御線との間に不揮発性素子が 接続されていてもよい。

[0080]

図14または図15のPET30に相当するパワースイッチとしてMOSFETを用いた場合の問題について説明する。ストア動作の際は、不揮発性素子MTJ1またはMTJ2に電流が流れるため、電源V_{DD}とグランドとに間のインピーダンスが大きく低下する。このため、パワースイッチとしてMOSFETを用いると、MOSFETでの電圧降下が大きくなる。これにより、双安定回路40、不揮発性素子MTJ1およびMTJ2に十分な電圧が印加されなくなる。よって、安定動作が難しくなる。したがって、通常のMOSFETをパワースイッチに用いる場合では、メモリセルに十分に電圧を印加するために、チャネル幅の非常に大きな(または複数の)MOSFETを用いることになる。よって、セル面積の増大、レイアウトの複雑化、および性能劣化(実際には、セル面積の制約から十分な大きさのパワースイッチを使用できないため)等の問題を生じる。

一方、実施例3およびその変形例では、実施例1に係るPET30をパワースイッチに 用いている。これにより、PET30の電流駆動能力はMOSFET(FinFETなど の高性能トランジスタを含む)と比べて非常に大きく、十分に小さなPETを使用しても 、パワースイッチによる電圧降下を小さく抑えることが容易となる。よって、パワースイ ッチを導入しても、簡単にメモリセルの安定動作を実現することができる。したがって、 PET30をパワースイッチに用いれば、セル面積の増大、レイアウトの複雑化および性 能劣化を生じることなく(PETは多層配線層中に形成することも可能である)、不揮発 性双安定回路のパワーゲーティングを実現できる。

【0082】

実施例3およびその変形例のように、双安定回路40のデータを不揮発的にストアする 不揮発性素子を有する不揮発性双安定回路において、双安定回路40に電力を供給するパ ワースイッチをPET30とする。これにより、セル面積の増大、レイアウトの複雑化お よび性能劣化を生じることなく、不揮発性双安定回路のパワーゲーティングを実現できる 。また、PET30がオフしたときのリーク電流が小さいため、双安定回路40を遮断し たときの待機消費電力を抑制できる。 10

20



40

[0083]

実施例3およびその変形例において、FETm1からm14は、MOSFETでもよい し、PETでもよい。経路66には、ストア動作のときに大きな電流が用いられる。よっ て、FETm7およびm8としてPETを用いることにより、低電圧でストア動作が可能 となる。FETm7およびm8をPETとする場合、後述する実施例4の図16(b)構 造を採用することができる。また、1つまたは複数のPETで複数の不揮発性メモリのパ ワースッチを構成できる。例えば、不揮発性メモリセルの数より少ない数のPETを用い てパワースイッチを構成できる。

【実施例4】

[0084]

10

実施例4は、不揮発性メモリセルにPETを用いる例である。図16(a)は、実施例 4に係る不揮発性メモリセルの回路図、図16(b)は、断面斜視図である。図16(a) に示すように、不揮発性メモリセル104は、不揮発性素子80とPET90を備えて いる。ソース線SLとビット線BLとの間に不揮発性素子80とPET90のソースおよ びドレインが直列に接続されている。PET90のゲートはワード線WLに接続されてい る。不揮発性素子80は、強磁性金属からなるフリー層82とピン層86との間に非磁性 層84が設けられている。強磁性トンネル接合素子では、非磁性層84はトンネル絶縁膜 であり、巨大磁気抵抗(GMR)素子では、非磁性層84は金属層である。フリー層82 とピン層86とは逆でもよい。

【0085】

図16(b)に示すように、PET90のドレイン16に金属層81、フリー層82、 非磁性層84、ピン層86および金属層87が順に積層されている。このように、PET 90に不揮発性素子80を積層することができる。

【0086】

スピントランスファートルク磁化反転型の強磁性トンネル接合素子のように電流駆動型 の不揮発性素子80は、データ書き換えの際に電流が流れる。そこで、実施例4のように 、PET90と不揮発性素子80とで不揮発性メモリセル104を構成する。これにより 、例えば0.5V以下のような低電圧でも動作可能な不揮発性メモリセルを実現できる。 これは、PET90のオン抵抗が低く、低電圧駆動でもデータ書き換えに必要な十分な電 流を駆動できるためである。より抵抗の低い強磁性金属/非磁性金属/強磁性金属構造を有 するGMR素子を用いれば、より低い電圧での駆動可能な不揮発性メモリセルを実現でき る。不揮発性素子80は、強磁性トンネル接合素子および巨大磁気抵抗(GMR)素子以 外にも、ReRAMに用いられるような可変抵抗素子、または、PRAMに用いられる相 変化素子を用いることができる。

【実施例5】

【0087】

実施例5は、論理回路にPETを用いる例である。図17(a)から図18(f)は、 実施例5に係る電子回路を示す回路図である。図17(a)および図17(b)に示すように、信号Aの反転(NOT)信号Yを出力するインバータ回路91は、1つのnチャネルPET97aと1つのpチャネルPET97bとで構成できる。図17(c)および図 17(d)に示すように、信号AとBの積の否定(NAND)信号Yを出力するNAND 回路92は、2つのnチャネルPET97aと2つのpチャネルPET97bとで構成で きる。図17(e)および図17(f)に示すように、信号AとBの和の否定(NOR) 信号Yを出力するNOR回路93は、2つのnチャネルPET97aと2つのpチャネル PET97bとで構成できる。

【0088】

図18(a)および図18(b)に示すように、信号AとBの排他的論理和(XOR) 信号Yを出力するXOR回路94は、1つのnチャネルPET97a、1つのpチャネル PET97b、インバータ回路91およびパスゲート98で構成できる。パスゲート98 はnチャネルPET97aとpチャネルPET97bとで構成できる。図18(c)およ 30

20

び図18(d)に示すように、信号Aを信号Bに同期して信号Yとして出力する回路95 は、インバータ回路91とパスゲート98で構成できる。図18(e)および図18(f))に示すように、信号AとBを信号Sに同期して順に信号Yとして出力する回路96は、 2つのインバータ回路91と2つのパスゲート98で構成できる。 【0089】

(17)

実施例5に係る論理回路では、互いに相補型であるPET97a(第1トランジスタ) および97b(第2トランジスタ)における、圧電体12の誘電分極方向22は、お互い に逆向きで、ソース14を基準として、ゲート18にPET97aでは正の電圧、PET 97bでは負の電圧を加えた場合に、圧電体12がピエゾ抵抗体10に応力を印加するよ うな方向である。このようなPET97aおよび97bを用いることにより、CMOS論 理回路と同じ論理が同じ回路構成で実現できる。例えば、NOT回路、AND回路、NA ND回路、OR回路、NOR回路、XOR回路、XNOR回路、多入力のこれらの回路(例えば3入力NANDまたは3入力NORなど)、これらの複合回路(例えばAND-O R-INV(AOI)またはOR - AND - INV(OAI)など)、各種ラッチ回路、 各種フリップフロップ回路(例えばDFF、RSFF、JKFFまたはTFFなど)、ま たはマルチプレクサ(MUX)などの回路を構成することができる。

【 0 0 9 0 】

また、PET97aと97bのサイズが同じで同じ電流を確保できるように構成できる 。よって、CMOS論理回路のように、nチャネルFETとpチャネルFETでサイズを 変えなくてもよい。そのため、論理回路等を組む場合の配線やレイアウトが容易になり、 回路の占有面積を減少させたり、信号伝播遅延を減少させたりといった好ましい効果を期 待できる。

【0091】

また、比較例1では、図1のように、ソース14からドレイン16ヘキャリアを流した 場合とドレイン16からソース14ヘキャリアを流した場合とは等価にはならない(電流 が異なる)。一方、実施例1では、ソース14からドレイン16への方向とドレイン16 からソース14への方向が等価である。これにより、PET97aおよび97bを用いパ スゲート98を構成できる。

【実施例6】

【0092】

実施例6は、PETの別の例である。図19(a)から図19(c)は、実施例6およ びその変形例に係るトランジスタの断面図である。図19(a)に示すように、実施例6 に係るPETにおいて、ピエゾ抵抗体10の-y方向の面にソース14が、+y方向の面 にドレイン16が設けられている。圧電体12は、ピエゾ抵抗体10の-x方向の面に設 けられている。圧電体12の-x方向の面にゲート18が設けられている。支持構造体2 0が圧電体12およびピエゾ抵抗体10を支持する。なお、ソース14とピエゾ抵抗体1 0との間、およびドレイン16とピエゾ抵抗体10との間に、実施例1で示したヤング率 の小さな金属コンタクト層が設けられていてもよい。また、ソース14およびドレイン1 6の圧電体12と反対の面(+x方向の面)が支持構造体20に接していてもよい。 【0093】

キャリアは、ピエゾ抵抗体10内をy方向に伝導する。圧電体12はピエゾ抵抗体10 に×方向から圧力を加える。ソース14とゲート18間の電圧、ドレイン16とゲート1 8間の電圧の関係は、ソース14とドレイン16を入れ替えても同じに保たれる。このた め、ソース14からドレイン16ヘキャリアを流した場合とドレイン16からソース14 ヘキャリアを流した場合と、では、電流をほぼ等しくできる。これにより、ソース14と ドレイン16を入れ替えた場合にPETの特性を等価にできる。よって、例えばパスゲー ト等に実施例6に係るPETを用いることができる。

【0094】

図19(b)に示すように、実施例6の変形例1に係るPETでは、ソース14および ドレイン16と支持構造体20との間に、支持体21が設けられている。支持体21は、

10

20

例えばポリイミドのような樹脂であり、ヤング率が圧電体12およびピエゾ抵抗体10よ り小さい。

(18)

【 0 0 9 5 】

図19(a)の実施例6では、ソース14およびドレイン16と、支持構造体20と、 の間に空隙が形成される。これにより、ソース14とドレイン16の形成が難しい。また 、ソース14およびドレイン16が構造的に不安定となる。

【0096】

図19(b)の実施例6の変形例1のPETによれば、支持体21がソース14および ドレイン16を支持するため、ソース14およびドレイン16が安定となる。支持体21 のヤング率が十分小さければ、圧電体12の圧力はほとんどピエゾ抵抗体10に加わる。 また、支持体21をポーラスシリカ等の多孔質材料で形成し、ソース14およびドレイン 16を形成した後に、支持体21を潰して空隙としてもよい。 【0097】

10

図19(c)に示すように、実施例6の変形例2に係るPETでは、ソース14および ドレイン16は、ピエゾ抵抗体10のy方向および-y方向の面から支持構造体20にか けて延在している。さらに、ソース14およびドレイン16は支持構造体20に支持され るように引き出される。これにより、ソース14およびドレイン16が安定となる。実施 例6およびその変形例を、実施例2から実施例5の電子回路に用いることもできる。ソー ス14とピエゾ抵抗体10との間、およびドレイン16とピエゾ抵抗体10との間に金属 コンタクト層が設けられていても、金属コンタクト層のヤング率が小さければ、圧電体1 2からピエゾ抵抗体10への圧力印加の妨げにはならない。

【0098】

比較例1では、ソース14およびドレイン16がこの順番で積層されているため、ソース14をドレイン16とするとゲートバイアスが変わる。このため、ソース14とドレイン16とを入れ替えると、PETの特性が変わってしまう。

【0099】

実施例1および6およびその変形例によれば、ソース14とゲート18との間、および ドレイン16とゲート18との間の電圧は、ソース14とドレイン16を入れ替えても同 じである。また、ソース14とドレイン16の形状をほぼ等価にできる。このため、ソー ス14とドレイン16を入れ替えても、特性は変化しない。このために、ソース14とド レイン16とを、ピエゾ抵抗体10におけるソース14とドレイン16との中間の面に対 してほぼ対称な構造にすることが好ましく、また、ピエゾ抵抗体10、圧電体12および ゲート18を、それぞれピエゾ抵抗体10におけるソース14とドレイン16との中間の 面に対してほぼ対称な構造とすることが好ましい。また、 および5を向上させるため面 積 a P R を A P E より小さくする等の理由により、面積 a P R と A P E とを異ならせても 、以上の特徴は保たれる。よって、ソース14とドレイン16とを入れ替えても、PET の特性はほとんど変化しない。

【実施例7】

[0100]

実施例7は、PETの別の例である。図20(a)は、実施例7に係るトランジスタの 40 斜視断面図、図20(b)および図20(c)は、断面図である。ピエゾ抵抗体10、1 4および16内の破線は、上部10a、14aおよび16aと、支持部10b、14b、 および16bと、を仮想的に分ける線である。図20(a)から図20(c)に示すよう に、ソース14からドレイン16方向をY方向、基板25の面方向でY方向に直交する方 向をX方向、基板25の法線方向をZ方向とする。

[0101]

ピエゾ抵抗体10、ソース14およびドレイン16は基板25上に形成されている。ピ エゾ抵抗体10は、上部10aと支持部10bを備える。上部10aは半円筒状である。 ピエゾ抵抗体10のY方向の両端にはソース14とドレイン16とが設けられている。ソ ース14は、ピエゾ抵抗体10の上部10aに相当する上部14aと、ピエゾ抵抗体10

30

20

10

20

の支持部10bの相当する支持部16aを備える。ドレイン16は、ピエゾ抵抗体10の 上部10aに相当する上部16aと、ピエゾ抵抗体10の支持部10bの相当する支持部 16bを備える。支持部10b、14bおよび16bは、それぞれ上部10a、14aお よび16aを支持する。キャリアはピエゾ抵抗体10内をY方向に伝導する。ソース14 とピエゾ抵抗体10との間には金属コンタクト層15が設けられ、ドレイン16とピエゾ 抵抗体10との間には金属コンタクト層17が設けられている。圧電体12がピエゾ抵抗 体10を囲むように設けられている。圧電体12の周りにゲート18が設けられている。 【0102】

実施例7の第1型トランジスタにおける圧電体12の分極方向22は、ゲート18から ピエゾ抵抗体10の方向である。第2型トランジスタにおける圧電体12の分極方向22 は、図20(a)から図20(c)の矢印22と逆方向であり、ピエゾ抵抗体10からゲ ート18の方向である。支持部10bを覆う圧電体12の分極方向は図示を省略している 。その他の構成は実施例1と同じであり、説明を省略する。

【0103】

図21(a)は、実施例7の変形例1に係るトランジスタの斜視断面図、図21(b) は、断面図である。図21(a)および図21(b)に示すように、金属コンタクト層1 5および17は設けられておらず、ソース14およびドレイン16が直接ピエゾ抵抗体1 0に接触する。ソース14およびドレイン16が圧電体12に接触している。その他の構 成は実施例7と同じであり説明を省略する。

[0104]

図22(a)は、実施例7の変形例2に係るトランジスタの斜視断面図、図22(b) および図22(c)は、断面図である。図22(a)から図22(c)に示すように、ゲ ート18aおよび18bは圧電体12のY方向の両側に設けられている。圧電体12の分 極方向22は、-Y方向またはY方向である。その他の構成は、実施例7の変形例1と同 じであり説明を省略する。なお、実施例7と同様に金属コンタクト層15および17を設 けてもよい。また、ソース14およびドレイン16は圧電体12に接触していてもよい。 このとき、ソース14およびドレイン16とゲート18aおよび18bとは接触しないよ うにする。

[0105]

図 2 3 は、実施例 7 の変形例 3 に係るトランジスタの断面図である。図 2 3 に示すよう ³⁰ に、支持部 1 0 b の断面形状が台形状となっている。その他の構成は実施例 7 およびその 変形例 1 および 2 と同じであり説明を省略する。

[0106]

実施例7およびその変形例のように、圧電体12は、キャリアの伝導方向(Y方向)に 直交する方向の一部の方向からピエゾ抵抗体10を囲むように設けられていてもよい。実 施例1のように、圧電体12は、キャリアの伝導方向に直交する方向の全ての方向からピ エゾ抵抗体10を囲むように設けられている場合に比べ、ピエゾ抵抗体10および圧電体 12の形成が容易となる。

[0107]

基板25上にピエゾ抵抗体10の上部10aのみ形成したのでは、圧電体12の圧力が ピエゾ抵抗体10に効率的に加わらない。そこで、上部10aを支持する支持部10b(支持体)を設ける。ピエゾ抵抗体10の上面は曲面であり、圧電体12を、ピエゾ抵抗体 10の上部10aの上面および支持部10bの側面を囲むように形成する。これにより、 上部10aに効率的に圧力が加わる。上部10aのXZ断面形状が半円の場合を例に説明 したが、上部10aのXZ断面形状は、半楕円形状、円の一部、または楕円の一部、マッ シュルーム形状等でもよい。支持部10bは、ピエゾ抵抗体10でなくともよい。ピエゾ 抵抗体10に圧力を効率的に加えるため、支持部10bのヤング率およびポアソン比はピ エゾ抵抗体10と同じ程度であることが好ましい。このため、支持部10bの材料はピエ ゾ抵抗体10の材料と同じことが好ましい。また、支持部10bの材料はピエゾ抵抗体1 0の材料と異なってもよい。

【0108】

また、支持部14bおよび16bは、それぞれソース14およびドレイン16でなくと もよい。支持部14bおよび16bが圧電体12と接触している場合、支持部14bおよ び16bは、ヤング率の小さい材料が好ましい。製造工程の効率性の観点から支持部14 bおよび16bは、ソース14およびドレイン16と同じ材料であることが好ましい。金 属コンタクト層15および17を設ける場合には、金属コンタクト層15および17は、 上部10aと14aとの間、および上部10aと16aとの間に形成されていればよい。 ゲート電極18または、圧電体12およびゲート電極18は、基板25への電気伝導を生 じないように、基板25から離して設けることが好ましい。支持部10b、14bおよび 16bを、上部10a、14aおよび16aのそれぞれと異なる材料とする場合、例えば 、基板25の上面を加工して支持部10b、14bおよび16bとしてもよい。すなわち 、支持部10b、14bおよび16bの材料は基板25の材料と同じでもよい。

(20)

10

支持部10bの高さがゼロまたは低いと、上部10aに効率的に圧力が加わらない。支 持部10bの高さは、ピエゾ抵抗体の上部10a幅と同じかそれより大きいことが好ましい。

[0110]

実施例7および実施例7の変形例1のように、圧電体12の分極方向22を圧電体12 がピエゾ抵抗体10を囲む方向またはその反対方向(例えば圧電体12とピエゾ抵抗体1 0の界面の法線方向およびその反対方向)としてもよい。この場合、実施例1の図3(a)から図4(b)と同様に動作する。実施例7の変形例2のように、圧電体12の分極方 向22をキャリアの伝搬方向またはその反対方向としてもよい。この場合、実施例1の変 形例の図5(a)から図5(f)と同様に動作する。また、金属コンタクト層15および 17は設けてもよいし設けなくともよい。さらに、実施例7およびその変形例におけるト ランジスタの各材料は実施例1と同じものを用いることができる。基板25は、例えばシ リコン基板とすることができる。実施例2から5およびその変形例の電子回路に、実施例 7およびその変形例のトランジスタを用いることができる。

[0111]

図7(a)から図11(b)におけるシミュレーションでは、ピエゾ抵抗体10内の圧 力分布が概ねー様とみなしている。これは、ピエゾ抵抗体10のチャネル長が短い場合、 または、実施例1の変形例および実施例7の変形例2において成立する。このシミュレー ションをシミュレーション1とする。しかしながら、実施例1および実施例7およびその 変形例1において、例えばチャネル長をある程度以上に長くすると、ピエゾ抵抗体10に 圧力がグラジュアルに加わる。そこで、図6(a)の構造を用い、ピエゾ抵抗体10に加 わる圧力がグラジュアルとしてシミュレーションを行なった。このシミュレーションをシ ミュレーション2とする。各シミュレーションは、ピエゾ抵抗体10のうち上部10aの 実効的断面積を用いることにより、実施例7に適用できる。

【0112】

図24(a)は、シミュレーション2を用いたドレイン特性を示す図であり、図24(b)は、シミュレーション1と2を比較したドレイン特性を示す図である。1_{PR}=3n m、L_{PE}=40nm、h_{PR}=12nm、H_{PE}=30nmおよびa_{PR}/A_{PE}=0 .4とした。ゲート電圧V_Gは矢印方向に0Vから0.2Vまで0.02Vステップであ る。図24(a)に示すように、ドレイン電圧V_Dが高くなると、ドレイン電流I_Dは飽 和する。

[0113]

図24(b)に示すように、低ドレイン電圧 V_Dにおいては、シミュレーション1と2 はほぼ一致している。しかし、ドレイン電圧 V_Dが高くなると、シミュレーション1では 、ドレイン電流 I_Dは飽和しない。シミュレーション2では、ドレイン電流 I_Dは飽和す る。このように、実施例1および7では、ドレイン電流 I_Dが飽和する可能性がある。実 施例1の変形例、実施例7の変形例2および比較例1のような構造ではドレイン電流 I_D

20

は飽和しない。また、実施例 6 およびその変形例においてもドレイン電流 I _D が飽和する 可能性がある。

(21)

【0114】

次に、実施例5の図17(a)および図17(b)のようなインバータ回路91のPE T97aおよび97bとして、実施例7のトランジスタを用いた場合について、伝達特性 をシミュレーションした。図25は、インバータ回路の伝達特性を示す図である。図25 に示すように、シミュレーション2ではシミュレーション1に比べ入力電圧Vinの変化 に対し、出力電圧Voutが急峻に変化する。

[0115**]**

図25を用い、インバータ回路91をループ状に接続した双安定回路におけるバタフラ ¹⁰ イカーブをシミュレーションした。図26(a)および図26(b)は、それぞれシミュ レーション1および2における双安定回路のバタフライカーブを示す図であり、ノードQ の電圧V_Qに対するノードQBの電圧V_{QB}を示す図である。破線は、バタフライカーブ の開口に入る最大の正方形を示す。この正方形の一辺の長さがノイズマージンとなる。図 26(a)に示すように、シミュレーション1のようにドレイン電流が飽和しない場合、 ノイズマージンは約55mVである。図26(b)に示すように、シミュレーション2の ようにドレイン電流が飽和する場合、ノイズマージンは約77mVである。このシミュレ ーションの例では、ドレイン電流が飽和する場合のノイズマージンは、ドレイン電流が飽 和しない場合の1.4倍となる。

【0116】

実施例1および7のように、圧電体12の分極方向を、ピエゾ抵抗体10からゲート1 8に向かう方向またはゲート18からピエゾ抵抗体10に向かう方向とする。これにより 、シミュレーション2のように、ドレイン電流を飽和させることができる。よって、図2 6(b)のように、ノイズマージンを大きくすることができる。

【実施例8】

【0117】

図27は、実施例8に係る電子回路のブロック図である。電子回路は、マイクロプロセッサ110は、パワーマネージメントユニット112、不揮発性SRAMアレイ114およびパワードメイン116を有している。不揮発性SRAMアレイ114は、パワースイッチ120を有している。パワードメイン116は、パワースイッチ120および不揮発性フリップフロップ118を有している。パワーマネージメントユニット112は、不揮発性SRAMアレイ114およびパワードメイン116のパワースイッチ120を用い、不揮発性SRAMアレイ114およびパワードメイン116に供給される電源を遮断または低減することができる。

【0118】

不揮発性SRAMアレイ114に、実施例3または4において説明したメモリセルを用 いことができる。これにより、不揮発性SRAMアレイ114を低電圧で駆動可能となる 。さらに、例えば電源遮断を行なうときには、不揮発記憶も可能となる。実施例3の変形 例において説明したフリップフロップ回路をパワードメイン116内の不揮発性フリップ フロップ118として用いることができる。これにより、不揮発性フリップフロップ11 8を低い電圧で駆動可能となる。さらに、例えば電源遮断を行なうときには、不揮発記憶 も可能となる。パワードメイン116内の論理回路として、実施例5において説明した論 理回路を用いることができる。これにより、低電圧駆動が可能で、さらに、一般のCMO S回路に比べて高速に動作が可能となる。実施例2において説明したパワースイッチをパ ワースイッチ120として用いることができる。これにより、パワースイッチ120によ る電圧降下を低く抑えることができる。以上により、より理想に近い低電圧駆動ロジック システムの不揮発性パワーゲーティングが可能となる。

【0119】

以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定 されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々

20

30

の変形・変更が可能である。

- 【符号の説明】
- 【 0 1 2 0 】

1	0	ピエゾ抵抗体
1	0 a	上部
1	0 b	支持部
1	2	圧電体
1	4	ソース
1	6	ドレイン
1	8	ゲート
2	2	誘電分極方向
3	0、90	РЕТ
3	2	回路
8	0	不揮発性素子

10

【図1】



【図2】







Õ

6 S









【図6】

(a)



 L_{PE}



【図7】



















(a)

(b)





【図14】



【図15】





(a)



【図17】



(b)









96



【図19】

94

-97b

Y

97a

95

V







(26)

【図21】

(a)







【図22】



₽









0.1 V_D [V]

【図25】



【図26】



【図27】



フロントページの続き

- (72)発明者 山本 修一郎 神奈川県横浜市緑区長津田町4259 国立大学法人東京工業大学内
- (72)発明者 菅原 聡 神奈川県横浜市緑区長津田町4259 国立大学法人東京工業大学内

審査官 上田 智志

(56)参考文献 特開2007-317729(JP,A)
米国特許出願公開第2010/0328984(US,A1)
米国特許出願公開第2011/0133603(US,A1)
菅原聡 他2名, ピエゾエレクトロニックトランジスタとそのロジック応用 Piezoelectronic
Transistor and Its Logic, <第61回>応用物理学会春季学術講演会 講演予稿集,20
14年 3月 3日,p.090

(58)調査した分野(Int.Cl., DB名)

H01L 45/00 G11C 11/15,13/00 H03K 3/356