## (19) 日本国特許庁(JP)

# (12) 特許公報(B1)

(11) 特許番号

# 特許第5312715号

(P5312715)

(45) 発行日 平成25年10月9日(2013.10.9)

(24) 登録日 平成25年7月12日 (2013.7.12)

(51) Int.Cl.			FΙ		
G11C	11/412	(2006.01)	G 1 1 C	11/40	301
G 1 1 C	11/41	(2006.01)	G 1 1 C	11/40	Z
G11C	11/15	(2006.01)	G 1 1 C	11/15	110

請求項の数 13 (全 17 頁)

<ul> <li>(21) 出願番号</li> <li>(86) (22) 出願日</li> <li>(86) 国際出願番号</li> <li>審査請求日</li> <li>(21) 優生博主張季号</li> </ul>	特願2013-521330 (P2013-521330) 平成25年2月19日 (2013.2.19) PCT/JP2013/054052 平成25年5月15日 (2013.5.15)	(73)特許権者 (74)代理人		
(31) 愛元催土尿留方 (32) 優先日	符覷2012-114989 (P2012-114989) 平成24年5月18日 (2012-5-18)	(79) 発明者	开理工 万山 修平 周藤 攸介	
(33)優先権主張国	日本国(JP)		神奈川県横浜市緑区長津田町4259 立大学法人東京工業大学内	国
特許法第30条第2項	[適用 日本応用物理学会誌第51	(72)発明者	山本修一郎	
巻(平成24年3月3	30日)日本応用物理学会発行第4		神奈川県横浜市緑区長津田町4259	国
0212-1~3~-	-ジに発表		立大学法人東京工業大学内	
		(72)発明者	菅原 聡	_
早期審査対象出願			神奈川県横浜市緑区長津田町4259	王
			立大学法人東京工業大学内	
			最終頁に続く	<

(54) 【発明の名称】双安定回路と不揮発性素子とを備える記憶回路

(57)【特許請求の範囲】

### 【請求項1】

データを記憶する双安定回路と、

前記双安定回路に記憶されたデータを不揮発的にストアし、不揮発的にストアされたデ ータを前記双安定回路にリストアする不揮発性素子と、

前記双安定回路からデータの読み出しまたは書き込みを行なわない期間が所定期間より 長い場合、前記双安定回路に記憶されたデータを不揮発的にストアするとともに前記双安 定回路の電源を遮断し、前記データの読み出しまたは書き込みを行なわない期間が前記所 定期間より短い場合、前記双安定回路に記憶されたデータの不揮発的なストアを行なわず 前記双安定回路の電源電圧を前記双安定回路からデータの読み出しまたは書き込む期間の 電圧より低くする制御部と、

10

を具備することを特徴とする記憶回路。

【請求項2】

前記制御部は、前記双安定回路からデータの読み出しまたは書き込みを行なわない期間 が所定期間より長いか短いか判定し、

前記双安定回路からデータの読み出しまたは書き込みを行なわない期間が所定期間より 長いと判定した場合、前記双安定回路に記憶されたデータを不揮発的にストアするととも に前記双安定回路の電源を遮断し、

前記データの読み出しまたは書き込みを行なわない期間が前記所定期間より短いと判定 した場合、前記双安定回路に記憶されたデータの不揮発的なストアを行なわず前記双安定

回路の電源電圧を前記双安定回路からデータの読み出しまたは書き込む期間の電圧より低

くすることを特徴とする請求項1記載の記憶回路。 【請求項3】 前記所定期間は、前記所定期間の間前記双安定回路の電源電圧を低くした場合の消費電 力が前記不揮発性素子にデータをストアおよびリストアする際の消費電力と同じになるよ うな期間以上の長さであることを特徴とする請求項1または2記載の記憶回路。 【請求項4】 前記不揮発性素子にデータをストアするためのエネルギーから、前記不揮発性素子にデ ータをストアする期間前記双安定回路の電源電圧を低くした場合のエネルギーを、引いた エネルギーをE、t。r。<sup>SC</sup>、 前記不揮発性素子からデータをリストアするためのエネルギーから、前記不揮発性素子 からデータをリストアする期間前記双安定回路の電源電圧を低くした場合のエネルギーを 、引いたエネルギーをErestore<sup>SC</sup>、 前記双安定回路の電源電圧を低くした場合の消費電流をI<sub>I ϛ</sub>NV 前記双安定回路の電源を遮断した場合の消費電流をI」<sup>SD</sup>、 前記双安定回路の電源電圧を低くした場合の電源電圧をV<sub>sleep</sub>とした場合、 前記所定期間は(E<sub>store</sub><sup>SC</sup>+E<sub>restore</sub><sup>SC</sup>)/((I<sub>LS</sub><sup>NV</sup>-I<sub>L</sub> <sup>SD</sup>)×V<sub>S1</sub>。。。)以上であることを特徴とする請求項1から3のいずれか一項記載 の記憶回路。 【請求項5】 前記不揮発性素子は、一端が前記双安定回路内のノードに他端が制御線に接続されてい ることを特徴とする請求項1から4のいずれか一項記載の記憶回路。 【請求項6】 前記不揮発性素子は、前記一端と前記他端との間に流れる電流により前記双安定回路に 記憶されたデータを不揮発的にストアすることを特徴とする請求項5記載の記憶回路。 【請求項7】 前記双安定回路は、相補的な第1ノードおよび第2ノードを含み、 前記不揮発性素子は、一端が前記第1ノードに他端が前記制御線に接続された第1不揮 発性素子と、一端が前記第2ノードに他端が前記制御線との間に接続された第2不揮発性 素子と、を含むことを特徴とする請求項5または6記載の記憶回路。 【請求項8】 ソースおよびドレインが前記ノードと前記制御線との間に前記不揮発性素子と直列に接 続されたMOSFETと、 前記双安定回路がデータを記憶している期間の前記制御線の電圧を、前記不揮発性素子 に前記双安定回路に記憶されたデータを不揮発的にストアする期間に前記制御線に印加さ れる最も低い電圧より、高くする制御部と、 を具備することを特徴とする請求項1から7のいずれか一項記載の記憶回路。 【請求項9】 前記制御部は、前記双安定回路がデータを記憶している期間の前記制御線の電圧を、前 記双安定回路の電源を遮断している期間の前記制御線の電圧より高くすることを特徴とす る請求項8記載の記憶回路。 【請求項10】 前記不揮発性素子は、強磁性トンネル接合素子であることを特徴とする請求項1から9 のいずれか一項記載の記憶回路。 【請求項11】 データを記憶する双安定回路と、 一端が前記双安定回路内のノードに他端が制御線に接続され、前記一端と前記他端との 間を流れる電流により抵抗値が変更されることにより前記双安定回路に記憶されたデータ を不揮発的にストアし、不揮発的にストアされたデータを前記双安定回路にリストアする 不揮発性素子と、

50

20

30

40

ソースおよびドレインが前記ノードと前記制御線との間に前記不揮発性素子と直列に接続されたFETと、

前記不揮発性素子に不揮発的にストアされたデータを前記双安定回路にリストアする期間において前記FETのゲートに印加される電圧を、前記双安定回路にデータを揮発的に 書き込みおよび読み出しする期間に前記双安定回路に印加される電源電圧より、低くする 制御部と、

を具備することを特徴とする記憶回路。

【請求項12】

前記制御部は、前記不揮発性素子に前記双安定回路に記憶されたデータを不揮発的にストアする期間において前記ゲートに印加される電圧を、前記電源電圧より低くすることを 10 特徴とする請求項11記載の記憶回路。

【請求項13】

前記制御部は、前記不揮発性素子に前記双安定回路に記憶されたデータを不揮発的にス トアする期間に前記制御線に印加される最も高い電圧を、前記電源電圧より低くすること を特徴とする請求項11または12記載の記憶回路。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、記憶回路に関し、例えば双安定回路と不揮発性素子とを備える記憶回路に関する。

20

【背景技術】

[0002]

SRAM(Static Ramdom Access Memory)の双安定回路 に記憶されているデータを強磁性トンネル接合素子(MTJ)に不揮発的にストアし、双 安定回路の電源を遮断する。その後、双安定回路の電源投入時にMTJから双安定回路に データをリストアする記憶装置が知られている(例えば特許文献1)。この記憶装置を、 マイクロプロセッサ、システムオンチップ、マイクロコントローラ、FPGA(Field Pr ogrammable Gate Array)またはCMOS(Complementary Metal Oxide Semiconductor)ロ ジック等に用いることにより、消費電力を削減することができる。

【先行技術文献】

【特許文献】

[0003]

【特許文献1】国際公開2009/028298号

【発明の概要】

【発明が解決しようとする課題】

[0004]

特許文献1の記憶回路においては、双安定回路のデータをMTJに不揮発的にストアで きることから、双安定回路の電源を遮断することができる。これにより、待機時の消費電 力を大幅に抑制できる。しかしながら、電源が投入されている期間は、通常のSRAMに 比べると消費電力が大きくなる。

[0005]

本発明は、上記課題に鑑みなされたものであり、消費電力を削減することを目的とする

【課題を解決するための手段】

[0006]

本発明は、データを記憶する双安定回路と、前記双安定回路に記憶されたデータを不揮 発的にストアし、不揮発的にストアされたデータを前記双安定回路にリストアする不揮発 性素子と、前記双安定回路からデータの読み出しまたは書き込みを行なわない期間が所定 期間より長い場合、前記双安定回路に記憶されたデータを不揮発的にストアするとともに 前記双安定回路の電源を遮断し、前記データの読み出しまたは書き込みを行なわない期間

50

が前記所定期間より短い場合、前記双安定回路に記憶されたデータの不揮発的なストアを 行なわず前記双安定回路の電源電圧を前記双安定回路からデータの読み出しまたは書き込 む期間の電圧より低くする制御部と、を具備することを特徴とする記憶回路である。本発 明によれば、消費電力を削減することができる。

[0007]

上記構成において、前記制御部は、前記双安定回路からデータの読み出しまたは書き込みを行なわない期間が所定期間より長いか短いか判定し、前記双安定回路からデータの読み出しまたは書き込みを行なわない期間が所定期間より長いと判定した場合、前記双安定回路に記憶されたデータを不揮発的にストアするとともに前記双安定回路の電源を遮断し、前記データの読み出しまたは書き込みを行なわない期間が前記所定期間より短いと判定した場合、前記双安定回路に記憶されたデータの不揮発的なストアを行なわず前記双安定回路の電源電圧を前記双安定回路からデータの読み出しまたは書き込む期間の電圧より低くする構成とすることができる。

[0008]

上記構成において、前記所定期間は、前記所定期間の間前記双安定回路の電源電圧を低 くした場合の消費電力が前記不揮発性素子にデータをストアおよびリストアする際の消費 電力と同じになるような期間以上の長さである構成とすることができる。

【 0 0 0 9 】

上記構成において、前記不揮発性素子にデータをストアするためのエネルギーから、前 記不揮発性素子にデータをストアする期間前記双安定回路の電源電圧を低くした場合のエ<sup>20</sup> ネルギーを、引いたエネルギーをE<sub>store</sub><sup>s C</sup>、前記不揮発性素子からデータをリス トアするためのエネルギーから、前記不揮発性素子からデータをリストアする期間前記双 安定回路の電源電圧を低くした場合のエネルギーを、引いたエネルギーをE<sub>restor</sub> e<sup>s C</sup>、前記双安定回路の電源電圧を低くした場合の消費電流をI<sub>L</sub>s<sup>NV</sup>、前記双安定 回路の電源を遮断した場合の消費電流をI<sub>L</sub><sup>SD</sup>、前記双安定回路の電源電圧を低くした 場合の電源電圧をV<sub>s1</sub>eepとした場合、前記所定期間は(E<sub>store</sub><sup>sC</sup>+E<sub>re</sub> store<sup>sC</sup>)/(((I<sub>L</sub>s<sup>NV</sup>-I<sub>L</sub><sup>SD</sup>)×V<sub>s1</sub>eep)以上である構成とする ことができる。

【0010】

上記構成において、前記不揮発性素子は、一端が前記双安定回路内のノードに他端が制 <sup>30</sup> 御線に接続されている構成とすることができる。

【0011】

上記構成において、前記不揮発性素子は、前記一端と前記他端との間に流れる電流により前記双安定回路に記憶されたデータを不揮発的にストアする構成とすることができる。 【0012】

上記構成において、前記双安定回路は、相補的な第1ノードおよび第2ノードを含み、 前記不揮発性素子は、一端が前記第1ノードに他端が前記制御線に接続された第1不揮発 性素子と、一端が前記第2ノードに他端が前記制御線との間に接続された第2不揮発性素 子と、を含む構成とすることができる。

【0013】

40

10

上記構成において、ソースおよびドレインが前記ノードと前記制御線との間に前記不揮 発性素子と直列に接続されたMOSFETと、前記双安定回路がデータを記憶している期 間の前記制御線の電圧を、前記不揮発性素子に前記双安定回路に記憶されたデータを不揮 発的にストアする期間に前記制御線に印加される最も低い電圧より、高くする制御部と、 を具備する構成とすることができる。

【0014】

上記構成において、前記制御部は、前記双安定回路がデータを記憶している期間の前記 制御線の電圧を、前記双安定回路の電源を遮断している期間の前記制御線の電圧より高く する構成とすることができる。

[0015]

上記構成において、前記不揮発性素子は、強磁性トンネル接合素子である構成とすることができる。

【0016】

本発明は、データを記憶する双安定回路と、一端が前記双安定回路内のノードに他端が 制御線に接続され、前記一端と前記他端との間を流れる電流により抵抗値が変更されるこ とにより前記双安定回路に記憶されたデータを不揮発的にストアし、不揮発的にストアさ れたデータを前記双安定回路にリストアする不揮発性素子と、ソースおよびドレインが前 記ノードと前記制御線との間に前記不揮発性素子と直列に接続されたFETと、前記不揮 発性素子に不揮発的にストアされたデータを前記双安定回路にリストアする期間において 前記FETのゲートに印加される電圧を、前記双安定回路にデータを揮発的に書き込みお よび読み出しする期間に前記双安定回路に印加される電源電圧より、低くする制御部と、 を具備することを特徴とする記憶回路である。本発明によれば、消費電力を削減すること

【0017】

上記構成において、前記制御部は、前記不揮発性素子に前記双安定回路に記憶されたデ ータを不揮発的にストアする期間において前記ゲートに印加される電圧を、前記電源電圧 より低くする構成とすることができる。

【0018】

上記構成において、前記制御部は、前記不揮発性素子に前記双安定回路に記憶されたデ ータを不揮発的にストアする期間に前記制御線に印加される最も高い電圧を、前記電源電 20 圧より低くする構成とすることができる。

【発明の効果】

【0019】

本発明によれば、消費電力を削減することができる。

【図面の簡単な説明】

[0020]

【図1】図1(a)および図1(c)は、強磁性トンネル接合素子の一例を示す図である 。図1(b)は、強磁性トンネル接合素子40の電流 - 電圧特性を示す図である。

【図2】図2は、記憶セルの回路図である。

【図3】図3は、記憶セルの制御を示すタイミングチャートである。

30

40

10

- 【図4】図4(a)および図4(b)は、記憶セルの別の例を示す回路図である。 【図5】図5(a)および図5(b)は、実施例1に係る記憶回路および記憶セルを示す ブロック図である。
- 【図6】図6は、電源および制御線の電圧を示すタイミングチャートである。
- 【図7】図7は、電源に対する記憶セルのリーク電流のシミュレーション結果を示す図で ある。

【図8】図8は、実施例1に係る記憶回路において、シャットダウンとスリープ状態の消 費電流を比較した模式図である。

【図9】図9は、実施例1に係る記憶回路と6T-SRAMとの消費電流を比較した模式 図である。

【図10】図10は、制御部の制御を示すフローチャートである。

【図11】図11は、ストア期間における制御線CTRLおよびスイッチ線SRの電圧お よび強磁性トンネル接合素子MTJ1およびMTJ2を流れる電流I1およびI2をシミ ュレーションしたタイミングチャートである。

【図12】図12(a)および図12(b)は、それぞれストア期間の双安定回路の特性をシミュレーションした図である。

【図13】図13は、リストア期間における電源Vsupplyおよびスイッチ線SRの 電圧および強磁性トンネル接合素子MTJ1およびMTJ2を流れる電流I1およびI2 をシミュレーションしたタイミングチャートである。

【図14】図14(a)から図14(c)は、それぞれリストア期間のノードQおよびQ 50

Bにおける電位の変化をシミュレーションした図である。

【発明を実施するための形態】

【 0 0 2 1 】

まず、不揮発性素子として強磁性トンネル接合素子について説明する。図1(a)は、 強磁性トンネル接合素子の一例を示す図である。強磁性トンネル接合素子40は、強磁性 電極フリー層42と、強磁性電極ピン層46と、強磁性電極フリー層42と強磁性電極ピ ン層46との間に設けられたトンネル絶縁膜44とを有する。強磁性電極フリー層42お よび強磁性電極ピン層46は、強磁性金属、ハーフメタル強磁性体または強磁性半導体か らなる。強磁性電極フリー層42は、磁化方向を変更することができる。一方、強磁性電 極ピン層46は、磁化方向が固定されている。強磁性電極フリー層42と強磁性電極ピン 層46との磁化方向が平行な状態を平行磁化、反平行な場合を反平行磁化という。 【0022】

図1(b)は、強磁性トンネル接合素子40の電流 - 電圧特性を示す図である。図1( a)のように、強磁性電極ピン層46に対し強磁性電極フリー層42に印加される電圧V および強磁性電極フリー層42から強磁性電極ピン層46に流れる電流Iで定義する。こ のときの強磁性トンネル接合素子40のシンボルを図1(c)のように定義する。図1( b)を参照に、平行磁化状態の強磁性トンネル接合素子40の抵抗Rpは、反平行磁化状 態の強磁性トンネル接合素子40の抵抗Rapより小さくなる。一般に、RpとRapは 強磁性トンネル接合に印加される電圧の関数であるが、以下では近似的に抵抗値が一定の 抵抗として取り扱う。RpとRapが一定抵抗でない場合でも以下の議論は同様に成り立 つ。

[0023]

反平行磁化状態において、強磁性トンネル接合素子40に印加される電圧Vが大きくな ると、電流Iは抵抗Rapの逆数の傾きで大きくなる(図1(b)のA)。電流Iが閾値 電流I<sub>TF</sub>を越えると、強磁性電極ピン層46から強磁性電極フリー層42に注入される 強磁性電極ピン層46の多数スピンの電子により、強磁性電極フリー層42の磁化が反転 し、平行磁化状態となる(図1(b)のB)。これにより、強磁性トンネル接合素子40 の抵抗はRpとなる。一方、平行磁化状態で負の電流Iが流れ(図1(b)のC)、閾値 電流I<sub>TR</sub>を負に越えると、強磁性電極フリー層42から強磁性電極ピン層46に注入さ れる電子のうち、強磁性電極フリー層42の少数スピンの電子は強磁性電極ピン層46に よって反射される。これにより、強磁性電極フリー層42の磁化が反転し、反平行磁化状 態となる(図1(b)のD)。

30

10

20

[0024]

このように、スピン偏極した電荷の注入により磁化方向を変更させる強磁性電極フリー 層42の磁化方向を反転させる方法をスピン注入磁化反転法という。スピン注入磁化反転 法は、磁界を発生させ磁化方向を変更する方法に比べ、磁化方向の変更に要する消費電力 を削減できる可能性がある。また、磁場を発生させ磁化方向を変更する方法に比べると、 漏洩磁場の問題がないことから、選択セル以外のセルに誤書き込みや誤消去を発生するデ ィスターブの影響を受け難く、高密度集積化に向いている。

【0025】

次に、双安定回路と強磁性トンネル接合素子とを有する記憶セルの例について説明する 。図2は、記憶セルの回路図である。図2に示すように、記憶セル100は、第1インバ ータ回路10、第2インバータ回路20、強磁性トンネル接合素子MTJ1およびMTJ 2を有している。第1インバータ回路10と第2インバータ回路20はリング状に接続さ れ双安定回路30を構成している。第1インバータ回路10は、nMOSFET(Metal Oxide Semiconductor Field Effect Transistor) m2およびpMOSFETm1を有し ている。第2インバータ回路20は、nMOSFETm4およびpMOSFETm3を有 している。

【0026】

第1インバータ回路10と第2インバータ回路20が接続されたノードがそれぞれノー <sup>50</sup>

ドO、OBである。ノードOとノードOBとは互いに相補ノードであり、双安定回路30 は、ノードQおよびノードQBがそれぞれハイレベルおよびローレベル、または、ノード QおよびノードQBがそれぞれローレベルおよびハイレベルとなることにより安定状態と なる。双安定回路30は、安定状態となることにより、データを記憶することができる。 [0027]

ノードOおよびOBは、それぞれMOSFETm5およびm6を介し入出力線Dおよび DBに接続されている。MOSFETm5およびm6のゲートはワード線WLに接続され ている。MOSFETm1からm6により6MOSFET型のSRAMが形成される。 [0028]

10 ノードQと制御線CTRLとの間にFETm7と強磁性トンネル接合素子MTJ1とが 接続され、ノードQBと制御線CTRLとの間にFETm8と強磁性トンネル接合素子M TJ2とが接続されている。FETm7およびm8のソースおよびドレインの一方は、ノ ードQおよびQBに、ソースおよびドレインの他方は強磁性トンネル接合素子MTJ1お よび M T J 2 にそれぞれ接続されている。また、 F E T m 7 および m 8 のゲートはスイッ チ線SRに接続されている。なお、FETm7およびm8は、それぞれ、強磁性トンネル 接合素子MTJ1およびMTJ2と制御線CTRLとの間に接続されていてもよい。すな わち、FETm7およびm8のソースおよびドレインがノードQおよびQBと制御線CT RLとの間に強磁性トンネル接合素子MTJ1およびMTJ2に対し直列に接続されてい ればよい。また、FETm7およびm8は、設けられていなくてもよい。 [0029]

双安定回路30へのデータの書き込みおよび読み出しは、従来のSRAMと同じように 行なわれる。すなわち、ワード線WLをハイレベルとしFETm5およびm6を導通状態 とすることにより、双安定回路30に入出力線DおよびDBのデータが書き込まれる。ま た、入出力線DおよびDBを等電位の浮遊状態としワード線WLをハイレベルとしFET m5およびm6を導通状態とすることにより、双安定回路30のデータを入出力線Dおよ びDBに読み出すことができる。FETm5およびm6を遮断状態とすることにより、双 安定回路30のデータが保持される。なお、双安定回路30へのデータの書き込み、読み 出し、および保持の際、スイッチ線SRはローレベルとし、FETm7およびm8は遮断 状態とすることが好ましい。これにより、ノードQおよびQBと制御線CTRL間の電流 を抑制し、消費電力を削減することができる。

 $\begin{bmatrix} 0 & 0 & 3 & 0 \end{bmatrix}$ 

図3は、記憶セルの制御を示すタイミングチャートである。なお、ハッチ領域はハイレ ベルかローレベルか定かではないことを示す。図3を参照し、電源電圧Vsupplyが 供給され、制御線CTRLおよびスイッチ線SRはローレベルである。双安定回路30へ のデータの書き込みは、ワード線WLをハイレベル、入出力線D、DBをハイレベルまた はローレベルとすることにより行なわれる。双安定回路30から強磁性トンネル接合素子 MTJ1およびMTJ2へのデータのストアは、期間T1においてスイッチ線SRおよび 制御線CTRLをハイレベルとし、期間T2において、スイッチ線SRをハイレベルとし 制御線CTRLをローレベルとすることにより行なわれる。

[0031]

ノードQおよびQBがそれぞれハイレベルおよびローレベルのとき、強磁性トンネル接 合素子MTJ1およびMTJ2はそれぞれ高抵抗および低抵抗となる。ノードQおよびQ Bがそれぞれローレベルおよびハイレベルのとき、強磁性トンネル接合素子MTJ1およ びMTJ2はそれぞれ低抵抗および高抵抗となる。このように、双安定回路30のデータ が強磁性トンネル接合素子MTJ1およびMTJ2にストアされる。

[0032]

その後、電源電圧Vsupplyを0Vとすることにより、記憶セルはシャットダウン 状態となる。このとき、記憶セルに電流が流れないため、消費電力を抑制することができ る。強磁性トンネル接合素子MTJ1およびMTJ2から双安定回路30へのデータのリ ストアは、期間T3において制御線CTRLをローレベルとしスイッチ線SRをハイレベ 20

ルとした状態で電源電圧Vsupplyを0Vから立ち上げることにより行なわれる。 【0033】

強磁性トンネル接合素子MTJ1およびMTJ2がそれぞれ高抵抗および低抵抗のとき、ノードQおよびQBはそれぞれハイレベルおよびローレベルとなる。強磁性トンネル接合素子MTJ1およびMTJ2がそれぞれ低抵抗および高抵抗のとき、ノードQおよびQBはそれぞれローレベルおよびハイレベルとなる。このように、強磁性トンネル接合素子MTJ1およびMTJ2に不揮発的に記憶されているデータが双安定回路にリストアされる。

【0034】

双安定回路30からのデータの読み出しは、ワード線WLをハイレベルとすることによ <sup>10</sup> り行なわれる。

【 0 0 3 5 】

図4(a)および図4(b)は、記憶セルの別の例を示す回路図である。図4(a)に 示すように、強磁性トンネル接合素子MTJ2の代わりに抵抗R1を用いることができる 。図4(b)に示すように、ノードQBと制御線CTRLとの間は接続されていない。図 4(a)および図4(b)のように、強磁性トンネル接合素子は、ノードQおよびQBの 一方と制御線CTRLとの間にのみ接続してもよい。なお、FETm7は、それぞれ、強 磁性トンネル接合素子MTJ1と制御線CTRLとの間に接続されていてもよい。また、 FETm7は、設けられていなくてもよい。以下の実施例においては、図2において示し た記憶セル100を例に説明するが図4(a)および図4(b)において示した記憶セル を用いてもよい。また、不揮発性素子として、強磁性トンネル接合素子を例に説明するが 、抵抗変化素子、相変化素子または強誘電体素子等の他の不揮発性素子を用いてもよい。 【実施例1】

[0036]

図5(a)および図5(b)は、実施例1に係る記憶回路および記憶セルを示すブロック図である。図5(a)を参照し、記憶回路103は、メモリ領域77、列デコーダ71、列ドライバ72、行デコーダ73、行ドライバ74および制御部85を備えている。メモリ領域77には、複数の記憶セル75がマトリックス状に配置されている。列デコーダ71および行デコーダ73は、アドレス信号から列および行を選択する。列ドライバ72は、選択された行のワード線WL、スイッチ線SRおよび制御線CTRLに電圧等を印加する。行ドライバ74は、選択された行のワード線WL、スイッチ線SRおよび制御線CTRLに電圧等を印加する。制御部85は、列デコーダ71、列ドライバ72、行デコーダ73、行ドライバ74を介し、記憶セル75の入出力線D、DB、ワード線WL、スイッチ線SRおよび制御線CTRLに電圧等を印加する。なお、列ドライバ72が制御線に電圧を印加する際は、制御線は記憶セルごとに接続されている。図5(b)に示すように、記憶セル75は、例えば図2の記憶セル100と同様である。

【0037】

なお、行ドライバ74が制御線CTRLに電圧を印加する場合、例えば、行に配列された記憶セル75毎に制御線CTRLが接続される。列ドライバ72が制御線CTRLに電 圧を印加する場合、例えば、列に配列された記憶セル75に共通に制御線CTRLが接続 される。

【0038】

図6は、電源および制御線の電圧を示すタイミングチャートである。図6を参照し、双 安定回路30にデータが保持されている期間にはスリープ期間と通常期間とがある。通常 期間は、双安定回路30のデータを揮発的に書き換える期間である。スリープ期間は、双 安定回路30のデータを保持するのみであり、データの書き換えを行なわない期間である 。スリープ期間においては、通常期間に対し、双安定回路30に供給される電源の電圧V supplyを、データを保持できる程度に低くする。例えば、通常期間のVsuppl yを1.1V、およびスリープ期間のVsupplyを0.9Vとする。これにより、消 費電力を抑制できる。 30

[0039]

スリープ期間および通常期間の制御線CTRLの電圧を0V(ローレベルの電圧)とす ると、MOSFETm7およびm8のリーク電流により、消費電力が大きくなる。そこで 、制御線CTRLの電圧を0Vより大きくする。これにより、MOSFETm7およびm 8のリーク電流を小さくでき、消費電力を抑制できる。

[0040]

ストア期間においては、制御線CTRLの電圧を0Vとし、その後1.1Vとする。シャットダウン期間においては、電源電圧Vsupplyおよび制御線CTRLとを0Vとする。

[0041]

10

図7は、電源に対する記憶セルのリーク電流のシミュレーション結果を示す図である。 点線は図5(b)において、MOSFETm7、m8、強磁性トンネル結合素子MTJ1 およびMTJ2を設けない6トランジスタSRAM(6T-SRAM)セルのリーク電流 を示している。破線は、制御線CTRLの電圧を0Vとした場合のリーク電流、実線は、 制御線CTRLの電圧を0.1Vとした場合のリーク電流を示している。図7のように、 制御線CTRLの電圧を制御することにより、記憶セルの消費電力を抑制できる。

【0042】

図8は、実施例1に係る記憶回路において、シャットダウンとスリープ状態の消費電流 を比較した模式図である。図9は、実施例1に係る記憶回路と6T-SRAMとの消費電 流を比較した模式図である。図8の実線は、記憶回路103における各期間の消費電流を 示している。図8の破線は、記憶セル75のシャットダウンを行なわずにスリープ状態と した場合の消費電流を示している。図9において、実線は、記憶回路103における各期 間の消費電流を示している。破線は、6T-SRAMセルを用いた記憶回路の消費電流を 示している。点線は、6T-SRAMセルを用いた記憶回路の通常期間の消費電流を示し ている。

[0043]

スリープ期間の長さを <sub>sleep</sub>、6T - SRAMの電流I<sub>LS</sub><sup>V</sup>、実施例1の電流 I<sub>LS</sub><sup>N V</sup>とする。通常期間の長さを <sub>act</sub>、6T - SRAMの電流I<sub>L</sub><sup>V</sup>、実施例1 の電流I<sub>L</sub><sup>N V</sup>とする。ストア期間の長さを <sub>st</sub>、電流をI<sub>M T</sub>」とする。シャットダ ウン期間の長さを <sub>sD</sub>、電流をI<sub>L</sub><sup>SD</sup>とする。リストア期間の長さを <sub>ret</sub>、電流 I<sub>Rush</sub>とする。スリープ期間と通常期間との合計の長さを <sub>exe</sub>とする。スリープ 期間からリストア期間までの長さを <sub>cyc</sub>とする。

【0044】

図9に示すように、スリープ期間および通常期間においては、MOSFETm7および m8にリーク電流が流れるため、実施例1の記憶回路103の消費電流が6T-SRAM より大きい。ストア期間およびリストア期間においては、強磁性トンネル接合素子MTJ 1およびMTJ2に電流を流すため、実施例1の消費電流が大きくなる。シャットダウン 期間においては、実施例1の記憶回路103は、わずかにリーク電流が流れるものの消費 電流は十分に小さくなる。6T-SRAMにおいては、シャットダウンできないためスト ア期間、シャットダウン期間およびリストア期間はスリープ期間となる。 【0045】

図10は、制御部の制御を示すフローチャートである。図10を参照し、双安定回路3 0からデータの読み出しまたは書き込みを行なわない非アクセス期間がある場合の制御を

0からデータの読み出しまたは書き込みを行なわない非アクセス期間がある場合の制御を 示している。制御部85は、非アクセス期間を取得する(ステップS10)。非アクセス 期間は、例えば記憶回路103を制御するCPU(Central Processing Unit)等から取 得する。制御部85は、非アクセス期間が所定期間T0より長いか判定する(ステップS 12)。Yesの場合、制御部85は、双安定回路30のデータを強磁性トンネル接合素 子MTJ1およびMTJ2にストアする(ステップS14)。その後、制御部85は、電 源電圧Vsupplyを遮断することにより、シャットダウンする(ステップS16)。 制御部85は、リストアするか判定する(ステップS18)。例えば、非アクセス期間が 30

20

経過した場合、またはCPU等から記憶セル75へのアクセスの信号を取得した場合、制御部85は、リストアすると判定する。Yesの場合、制御部85は、強磁性トンネル接合素子MTJ1およびMTJ2にストアされているデータを双安定回路30にリストアする(ステップS20)。その後、終了する。Noの場合、ステップS18に戻る。 【0046】

(10)

ステップS12において、Noの場合、制御部85は、双安定回路30の電源電圧Vs upplyを低くし、記憶セル75をスリープ状態とする(ステップS22)。制御部8 5は、双安定回路30を通常状態に戻すか判定する(ステップS18)。例えば、非アク セス期間が経過した場合、またはCPU等から記憶セル75へのアクセスの信号を取得し た場合、制御部85は、通常状態に戻すと判断する(ステップS24)。Yesの場合、 制御部85は、双安定回路30の電源電圧Vsupplyを通常状態とし、記憶セル75 を通常状態とする(ステップS26)。その後、終了する。Noの場合、ステップS24 に戻る。

【0047】

実施例1によれば、ステップS14および16のように、非アクセス期間が所定期間T0より長い場合、制御部85は、双安定回路30に記憶されたデータを不揮発的にストアするとともに双安定回路30の電源を遮断する。ステップS22のように、非アクセス期間が所定期間T0より短い場合、双安定回路30に記憶されたデータの不揮発的なストアを行なわず、双安定回路30の電源電圧Vsupplyを双安定回路30からデータの読み出しまたは書き込む際の電圧より低くする。すなわち記憶セル75をスリープ状態とする。図8に示すように、ストア期間およびリストア期間においては消費電流が増大する。よって、非アクセス期間が短い場合は、シャットダウンせずスリープ状態とする方が全体の消費電力を抑制できる。一方、非アクセス期間が長い場合は、シャットダウンした方が全体の消費電力を抑制できる。よって、実施例1においては、消費電力を抑制できる。

所定期間T0として自己比較ブレークイーブン期間(BET<sup>SC</sup>)を用いることができ る。BET<sup>SC</sup>は、非アクセス期間にシャットダウンとする場合とスリープとする場合と の消費電力が等しくなるようなシャットダウン期間である。例えば、BET<sup>SC</sup>は、所定 期間T0をスリープ状態とした場合の消費電力が、強磁性トンネル接合素子MTJ1およ びMTJ2にデータをストアおよびリストアする期間の消費電力と所定期間の間シャット ダウンする場合のリーク電流で消費する消費電力との和と、同じになるような期間である 。記憶回路103の消費電力を抑制するためには、所定期間T0をBET<sup>SC</sup>と同じ長さ またはBET<sup>SC</sup>以上の長さとすることが好ましい。

【0049】

なお、シャットダウン期間のリーク電流は、例えば双安定回路30の電源をオフしても、電源電圧が完全に0Vとならないために流れる電流である。その他、シャットダウン期間に流れる電流を含む。例えば、電源電圧Vsupplyと電源との間にスリープトランジスタを設け、スリープトランジスタをオフすることで、シャットダウン期間の電源電圧Vsupplyを0Vとする。スリープトランジスタにわずかなリーク電流が存在すると、記憶セルにもリーク電流が流れる。このため、シャットダウン期間におけるリーク電流を完全にゼロとすることはできない場合がある。

【 0 0 5 0 】

シャットダウン期間のリーク電流による消費電力が無視できる場合は、BET<sup>SC</sup>を、 所定期間T0をスリープ状態とした場合の消費電力が、強磁性トンネル接合素子MTJ1 およびMTJ2にデータをストアおよびリストアする期間の消費電力と同じなるような期 間とすることもできる。

【0051】

図8において、領域50は、ストアする場合の電流とスリープ状態の電流の差である。 領域52は、リストアする場合の電流とスリープ状態の電流の差である。領域50に相当 するエネルギー(強磁性トンネル接合素子にデータをストアするためのエネルギーからス 30

トア期間記憶セル75をスリープ状態とした場合のエネルギーを引いたエネルギー)をE store<sup>SC</sup>、領域52に相当するエネルギー(強磁性トンネル接合素子からデータを リストアするためのエネルギーからリストア期間記憶セル75をスリープ状態とした場合 のエネルギーを引いたエネルギー)をErestore<sup>SC</sup>とする。スリープ期間の消費 電流をILS<sup>NV</sup>、シャットダウン期間の消費電流をIL<sup>SD</sup>、スリープ期間の電源電圧 をV<sub>S1</sub>eepとする。このとき、期間BET<sup>SC</sup>は、数式1で表すことができる。 【数1】

$$BET^{SC} = \frac{E_{store}^{SC} + E_{restore}^{SC}}{\left(I_{LS}^{V} - I_{L}^{SD}\right)V_{sleep}}$$

【0052】

図9において、ストアに必要なエネルギーから6T-SRAMのスリープ状態での対応 する期間のエネルギーを引いたエネルギーをE<sub>store</sub>、リストアに必要なエネルギー から6T-SRAMのスリープ状態での対応する期間のエネルギーを引いたエネルギーを E<sub>restore</sub>とする。スリープ期間のデューティ比r<sub>sleep</sub>=(<u>sleep</u>/ <u>exe</u>)とする。 <sup>V</sup>=(I<sub>L</sub><sup>NV</sup>-I<sub>L</sub><sup>V</sup>)/(I<sub>L</sub><sup>SV</sup>-I<sup>SD</sup>)、 <u>L</u><sup>SV</sup> =(I<sub>L</sub><sup>SNV</sup>-I<sub>L</sub><sup>SV</sup>)/(I<sub>L</sub><sup>SV</sup>-I<sup>SD</sup>)とする。このとき、6T-SRA Mと比較したブレークイーブン期間BETは数式2で表すことができる。 【数2】

$$BET = \frac{E_{store} + E_{restore}}{\left(I_{LS}^{V} - I_{L}^{SD}\right)V_{sleep}} + \eta_{LS}^{NV}r_{sleep}\tau_{exe} + \eta_{L}^{NV}\frac{V_{DD}}{V_{sleep}}(1 - r_{sleep})\tau_{exe}$$

[0053]

このように、実施例1に係る記憶回路と6T-SRAMと消費電力を比較した場合、期間BET以上にすれば、6T-SRAMに対して省電力効果が得られる。 【0054】

実施例1においては、双安定回路30と制御線CTRLとの間に強磁性トンネル接合素 子MTJ1およびMTJ2が接続された場合を例に説明したが、強磁性トンネル接合素子 等の不揮発性素子にデータを不揮発的にストアできれば、他の回路構成でもよい。例えば 、図4(a)および図4(b)のように、強磁性トンネル接合素子が、双安定回路30内 の1つのノードQまたはQBと制御線CTRLとの間に1つ設けられていてもよい。

強磁性トンネル接合素子のように、両端の間に流れる電流により双安定回路30に記憶 されたデータを不揮発的にストアする不揮発性素子の場合、ストア期間の消費電流が大き くなる。よって、非アクセス期間と所定期間との比較により、シャットダウンするか否か を判定することが好ましい。

【0056】

図7のように、制御部85は、双安定回路30がデータを記憶している期間(スリープ 40 期間および通常期間)の制御線CTRLの電圧を、不揮発性素子に双安定回路30に記憶 されたデータを不揮発的にストアする期間(ストア期間)に制御線CTRLに印加される 最も低い電圧より、高くする。これにより、記憶セル75の消費電力を抑制できる。 【0057】

また、図7のように、制御部85は、双安定回路30がデータを記憶している間の制御 線CTRLの電圧を、双安定回路30の電源を遮断している期間(シャットダウン期間) の制御線CTRLの電圧より高くする。これにより、記憶セルの消費電力を抑制できる。 【実施例2】

[0058]

実施例2における記憶回路の構成は、実施例1の図5と同じであり説明を省略する。図 50

11は、ストア期間における制御線CTRLおよびスイッチ線SRの電圧および強磁性トンネル接合素子MTJ1およびMTJ2を流れる電流I1およびI2をシミュレーションしたタイミングチャートである。なお、強磁性トンネル接合素子MTJ1を低抵抗から高抵抗に、強磁性トンネル接合素子MTJ2を高抵抗から低抵抗に変化させる場合についてシミュレーションしている。点線は、制御線CTRLおよびスイッチ線SRの電圧が1. 1V(VDD)のとき、破線は、制御線CTRLのおよびスイッチ線SRの電圧がそれぞれ1.1Vおよび0.7Vのとき、実線は、制御線CTRLのおよびスイッチ線SRの電圧がそれぞれ1.1Vおよび0.7Vのときを示している。

【0059】

電流 I1 および I2 は、双安定回路 30 から制御線 CTRLへの電流を正としている、 <sup>10</sup> 電流 Icは、強磁性トンネル接合素子の抵抗が変化する電流を示している。すなわち電流 I1 および I2 の絶対値が、電流 Icより大きい電流であれば、強磁性トンネル接合素子 の抵抗が変化する。

[0060]

制御線CTRLが0Vのとき、スイッチ線SRの電圧を0.7Vとし、MOSFETm 7およびm8を流れる電流I1を低くしても電流I1の絶対値がIcより大きければ強磁 性トンネル接合素子MTJ1は低抵抗から高抵抗に変化する。制御線CTRLに正電圧を 印加するとき、スイッチ線SRの電圧を0.7Vとし、MOSFETm7およびm8を流 れる電流I2の絶対値を低くしてもI2の絶対値がIcの絶対値より大きければ強磁性ト ンネル接合素子MTJ2は高抵抗から低抵抗に変化する。さらに、制御線CTRLの電圧 を0.4Vとしても強磁性トンネル接合素子MTJ2は高抵抗から低抵抗に変化する。こ のように、スイッチ線SRおよび制御線CTRLの電圧を低くすることにより、消費電力 を抑制し、かつストアを行なうことができる。

[0061]

なお、電流 I 2 の絶対値が電流 I 1 より大きいのは、MOSFETm 8 のソースはノー ドQ B と接続するのに対し、MOSFETm 7 のソースは抵抗(強磁性トンネル接合素子 )を介し制御線CTRLに接続するためである。

【0062】

図12(a)および図12(b)は、それぞれストア期間の双安定回路の特性をシミュ レーションした図である。図12(a)および図12(b)は、ストア期間に強磁性トン ネル接合素子に電流が流れている際のノードQに対するノードQBの電圧を示している。 矢印はシミュレーションの際の走査の方向である。図12(a)を参照に、強磁性トンネ ル接合素子MTJ1を低抵抗から高抵抗に変更する際(図11において制御線が0Vのと き)、スイッチ線SRの電圧が1.1V、0.85Vおよび0.7Vのときをそれぞれ点 線、破線および実線で示している。図12(a)のように、スイッチ線SRの電圧が低く なるに従い、双安定回路30のノイズマージンが増大している。

【 0 0 6 3 】

図12(b)を参照し、強磁性トンネル接合素子MTJ2高抵抗から低抵抗に変更する際(図11において制御線が正電圧のとき)、スイッチ線SRおよび制御線CTRLの電圧が1.1Vおよび0.65V、0.85Vおよび0.5V、並びに0.7Vおよび0. 4Vのときをそれぞれ実線、破線および点線で示している。図12(b)のように、スイッチ線SRおよび制御線CTRLの電圧が低くなるに従い、双安定回路30のノイズマージンが増大している。

【実施例3】

[0064]

実施例3における記憶回路の構成は、実施例1の図5(a)および図5(b)と同じで あり説明を省略する。図13は、リストア期間における電源電圧Vsupplyおよびス イッチ線SRの電圧および強磁性トンネル接合素子MTJ1およびMTJ2を流れる電流 I1およびI2をシミュレーションしたタイミングチャートである。なお、強磁性トンネ ル接合素子MTJ1を高抵抗、強磁性トンネル接合素子MTJ2を低抵抗とした場合につ 20

10

20

いてシミュレーションしている。点線は、スイッチ線SRの電圧が1.1V(VDD)の とき、実線は、スイッチ線SRの電圧が0.7Vのときを示している。電源電圧Vsup plyが立ち上がる際に、実線は点線に比べ電流I1およびI2ともに小さい。よって、 消費電力を抑制することができる。

【0065】

図14(a)から図14(c)は、それぞれリストア期間のノードQおよびQBにおける電位の変化をシミュレーションした図である。強磁性トンネル接合素子MTJ1およびMTJ2がそれぞれ高抵抗および低抵抗であり、スイッチ線SRの電圧が1.1V、0.85Vおよび0.7Vのときを示している。図14(a)から図14(c)は、リストア期間の電源電圧Vsupplyをランプ上昇させた場合の電源電圧の上昇レートをそれぞれ0.011V/n秒、0.11V/n秒および1.1V/n秒とする場合に対応する。いずれの上昇レートにおいてもスイッチ線SRの電圧が0.7Vにおいては、ノードQBの電圧が高くならずにノードQの電圧VQがハイレベルにリストアされている。このように、スイッチ線SRの電圧が小さい方が安定に双安定回路30にデータがリストアされている。

【0066】

実施例2および3よれば、制御部85は、不揮発性素子に双安定回路30に記憶された データを不揮発的にストアする期間(ストア期間)または不揮発性素子に不揮発的にスト アされたデータを双安定回路30にリストアする期間(リストア期間)のMOSFETm 7およびm8のゲートに印加される電圧を、双安定回路30にデータを揮発的に書き込み および読み出しする期間(通常期間)に双安定回路30に印加される電源電圧Vsupp 1yより、低くする。これにより、消費電力を削減し、かつ双安定回路30を安定に保つ ことができる。さらに、電源電圧の上昇レートを早くしても双安定回路30を安定に保つ ことができる。

【 0 0 6 7 】

実施例3のように、制御部85は、ストア期間に制御線CTRLに印加される最も高い 電圧を、電源電圧Vsupplyより低くする。これにより、消費電力を削減し、かつ双 安定回路30を安定に保つことができる。

【0068】

以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定 <sup>30</sup> されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々 の変形・変更が可能である。

【符号の説明】

【 0 0 6 9 】

1	0、	20	インバータ
	•		

30 双安定回路

85 制御部

MTJ1、MTJ2 強磁性トンネル接合素子

【要約】

データを記憶する双安定回路30と、前記双安定回路に記憶されたデータを不揮発的に40 ストアし、不揮発的にストアされたデータを前記双安定回路にリストアする不揮発性素子 MTJ1、MTJ2と、前記双安定回路からデータの読み出しまたは書き込みを行なわない期間が所定期間より長い場合、前記双安定回路に記憶されたデータを不揮発的にストア するとともに前記双安定回路の電源を遮断し、前記データの読み出しまたは書き込みを行 なわない期間が前記所定期間より短い場合、前記双安定回路に記憶されたデータの不揮発 的なストアを行なわず前記双安定回路の電源電圧を前記双安定回路からデータの読み出し または書き込む期間の電圧より低くする制御部と、を具備する記憶回路。







(14)









(a)



(b)

DB











(b)

















# 【図13】







0.2

0.4

T<sub>0</sub> [V]

フロントページの続き

## 審査官堀、拓也

(56)参考文献 特開2010-232959(JP,A)
国際公開第2009/028298(WO,A1)
国際公開第2004/040582(WO,A1)
特開2011-187114(JP,A)
藤田忍,安部恵子,野村久美子,與田博明,ノーマリオフプロセッサ実現に向けた不揮発メモリの
課題と展望,電子情報通信学会技術研究報告,日本,一般社団法人電子情報通信学会,2012年1月12日,111(388),27-31
Yusuke Shuto,Shuuichirou Yamamoto, and Satoshi Sugahara, Evaluation and Control of Break
k-Even Time of Novolataile Static RandomAccess Memory Based on Spin-Transistor Archite
cture with Spin-Transfer-Torque Magnetic Tunnel Junction, Japanese Journal of Applied
Physics,日本,公益社団法人応用物理学会,2012年3月30日,51巻,040212-1-040212-3

(58)調査した分野(Int.Cl., DB名)

G 1 1 C 1 1 / 4 1 2 G 1 1 C 1 1 / 1 5 G 1 1 C 1 1 / 4 1