研究開発成果
※研究者の所属・肩書および参画企業等記載は課題採択または記事掲載時のものであり、現在とは異なる場合があります。
ものづくり・産業基盤
要素技術構築
厚さばらつき自動補正研削ヘッドによるSi貫通電極ウェーハの超平坦化
キーワード :  Si貫通電極、TSV、薄層化、TTV自動補正研削、めっき、エッチング、3次元集積回路、金属汚染フリー
研究成果最適展開支援プログラム(A-STEP)  シーズ顕在化タイプ
研究開発課題名 Si貫通電極ウェーハの超平坦・金属汚染フリー・薄化加工のための研削ヘッドの開発(開発期間:平成26年12月〜平成27年11月)
プロジェクトリーダー所属機関 株式会社 岡本工作機械製作所 研究者 渡辺 直也(産業技術総合研究所)

高信頼性で低コスト、超高速、小型かつ薄い3次元集積回路の実現に向け、Si貫通電極(TSV)ウェーハの超平坦・低汚染の薄層化要素技術を開発した。1)ウェーハ厚さ自動補正機構つきSi/Cu同時研削ヘッドを世界で初めて試作・検証し、Si貫通電極の長さばらつきを0.3μmまで低減させた。2)新たに考案した残留金属低減処理プロセスの最適化を進めることで、Ni-Bのめっき不良を1ppmまで低減でき、Cu汚染量も3.2×1010atoms/cm2を実現した。3)Si貫通電極チップの全面接合評価を行い、TSVの長さばらつきと接合特性の関係を定量的に明らかにした。本技術の有効性が確認されたため、現在、実用化研究フェーズ(NexTEP-A)にて開発を推進中である。

成果説明画像

期待されるインパクト(効果、意義、市場規模、売り上げ予測)

薄層化プロセスコストの大幅低減と、高平坦なTSVビアによるバンプレスでのウェーハレベル積層化で3次元集積回路の低コスト化を実現する。多くの電子製品に適用できる為、数兆円規模の市場がある。Si貫通電極ウェーハ全自動薄化加工装置をいち早く実用化し、販売開始後5年で60億円の販売を見込んでいる。

開発者の声

試作したSi貫通電極チップを使って接合評価を行なった結果、実用化に必要な加工精度や課題を明確にできた。今後は、要素技術の改善、全自動薄化加工装置の開発をNexTEP-Aを活用して進めていく。本技術の実用化により、超高速・低電力の3次元集積回路が世界に普及すると確信する。


このページの先頭へ
独立行政法人 科学技術振興機構