

研究成果展開事業 研究成果最適展開支援プログラム
FS ステージ シーズ顕在化タイプ 事後評価報告書

研究開発課題名	: 超低消費電力パターンマッチング用プログラマブル論理回路
プロジェクトリーダー	: REVSONIC(株)
所属機関	
研究責任者	: 笹尾勤(明治大学)

1. 研究開発の目的

ネットワーク機器の消費電力は増加傾向で、経産省の発表では 2025 年に 1033 億 kWh と予想されている。特にルータの消費電力内訳は約 32%が IP 検索で消費され、IP 検索が最大の電力を消費すると報告されている。

今後、ネットワークのトラフィック量は急速に増加し、ネットワークに接続する電子機器も増加していく。これに対応するためには、IP 検索速度の向上と検索テーブルサイズの拡大が必須である。

今回の研究開発では、IP 検索に使用可能で超低消費電力、検索速度は 100GbEther に対応し、検索テーブルは 100 万エントリを実現するパターンマッチングの論理回路を研究開発する。

また、論理回路だけではなく、低価格なシステムを構築し、システム動作までを確認する。

2. 研究開発の概要

①成果

全ての項目に対して目標値を達成できた。

4 拠点(2 大学、2 事業所)での分散研究・開発であったが、目標を同じくする研究者・技術者の熱意と連携でお互いの不足をカバーできた。また、シーズである明治大学 笹尾先生の理論的成果が、目標性能の達成を可能にできた要因である。具体的には、理論的・数学的部分を大学で、実務的部分(メモリコントロールなどコア回路の周りをコントロールする箇所や性能見積もり)を企業で担当し、産学で何度も話し合いをしながら研究開発を進めることが出来たのが、成功の原因である。

研究開発目標	達成度
① 商用 SRAM と FPGA に実装するプログラムロジックのみで本研究開発による基本アーキテクチャの有用性を実証し、商用 TCAM を凌駕する検索エントリを 100 万個格納の実現性を示す。	① 検索テーブルを圧縮する関数(ハッシュ関数)を FPGA 上に作成し、100 万個検索エントリを市販ボード上に格納した。
② 平均 $1 \mu \text{sec}$ 以下で検索テーブルの更新を実現。	② 検索ユニット(IGU)を 5 階層にすることで、更新ベクトルが衝突する確率を 10^{-6} 以下にした。検索ユニットへの書き込みは、それぞれの検索ユニットの状態を確認しながら書き込むことで更新時間を約 70ns にでき、目標を十二分に達成した。
③ 商用 TCAM を置き換え、20W 以下を実現する。	③ 検索テーブルを圧縮することで、メモリから読み出すデータ量を削減させ、消費電力を削減できた。測定結果は 19.95W で、目標の 20W 以下を達成した。

<p>④ 100Gbps イーサネットに対応できる検索速度を達成する。</p>	<p>④フィードバックのない論理回路を作成し、パイプラインの階層を深くすることで高速検索速度を実現した。150MHz、すなわち6.7ns以下で検索を実現可能で目標を達成した。</p>
---	---

②今後の展開

本研究の成果をベースとしたニーズ調査の一環で、2件のIP検索ブロックの適用案件が出てきており、現時点の成果でも市場に対し、ある程度のインパクトがあったと推測できる。1件は次世代ネットワーク装置向けのシステム構築に検討されるもの。もう1件は車載ネットワークのプロトタイプへの適用である。

本研究開発を継続し、より一層のシステムサイズの縮小と消費電力の削減、およびIGUと組み合わせるメモリの種類を多様化することで応用範囲の拡大を図ることが可能である。例えば、きめ細かな電源制御を行った検索エンジンとFRAMの様な不揮発性メモリを組み合わせることにより、ウェアラブルなM2Mに対応する様なネットワーク機器を構成することも期待できる。

3. 総合所見

目標通りの成果が得られ、イノベーション創出が期待される。

IP検索のための速度向上と低消費電力化の各目標を達成し、さらに検索テーブルの更新時間においては大幅に目標を上回る成果を出している。本成果に基づいて、専用ボードの設計・製作を含む本格的な開発に進むことが望ましい。