論理BIST用スキャンテストの低電力化技術｜JSTフェア2015～科学技術による未来の産業創造展

論理BIST用スキャンテストの低電力化技術: 九州工業大学　大学院情報工学研究院　情報創成工学研究系　教授　梶原雅弘

出展分野	その他
支援プログラム名称	CREST（平成20～26年度）「フィールド高信頼化のための回路・システム機構（ディペンダブルVLSIシステムの基盤技術）」
小間番号	展示 E-11

出展概要

LSI等のテスト回路の1つである論理BIST（Built-in Self Test:組込自己検査）においては、テスト動作時に通常動作の数倍の電力が消費されるため、発熱による誤テストが起こるという問題があります。
本技術は、スキャンイン、キャプチャ、及びスキャンアウトの3つのテスト動作に着目し、電力消費の1つの要因であるトグル（信号値変化）数を削減することにより、テスト時の消費電力を大幅に低減することに成功しました。