資料4

開発課題名「SOI技術による時間・空間X線イメージセンサー」

(平成19年度採択:要素技術プログラム【一般領域】)

チームリーダー :  新井 康夫 【高エネルギー加速器研究機構 素粒子原子核研究所 准教授】
中核機関 :  高エネルギー加速器研究機構
参画機関 :  ---
T.開発の概要
 X線センサー用高絶縁性SiとLSI用Siを貼り合わせたSOI(Silicon-On-Insulator)の下部Siにp-n接合センサーを形成し、上部CMOS回路と接続することにより、高分解能の2次元X線イメージセンサー(50μm角/pixel、256×256画素)を開発する。一体化により高感度、高速、低価格が期待できると共に、各ピクセルに計数回路を持たせることにより、反応の計数、時間測定、エネルギー測定を同時に行えると共に、計数回路をメモリーとして使用することで超高レートの測定にも使用できる。
U.中間評価における評価項目
(1)センサー構造シミュレーション
 SOI検出器のセンサー構造のプロセス/デバイス・シミュレーションを3次元TCADシミュレーターENEXSSを使って行ない、高電界部の除去やリーク電流低減の為の構造等の検討や、生成される信号の特性を調べた。
(2)ピクセル信号処理回路シミュレーション
 ピクセルの信号処理回路、高速読み出し回路のシミュレーションをHSPICE等のプログラムを使用し行ない、基礎回路を設計した。
(3)基礎回路の性能試験完了
 いくつかの要素回路を載せた小規模な基礎回路評価チップを設計製作し、上記ピクセル回路のレイアウトを作成し製作を行った。ピクセルは複数配置し、一部は重要な点の信号が確認出来るよう出力パッドへの接続を行った。また、いくつかのものは上部回路の動作がセンサー部にどのように影響するかを調べるため、ピクセルの近くにメタル配線等を置き、外部から信号を供給する事によりセンサー部への影響を調べられるようにした。
(4)一次試作の設計及び試作の完了
 最終目標とする256x256ピクセルを目指した、小規模化した試験チップ(128x128ピクセル程度)の設計・試作を行なった。各ピクセルには、アンプ、ディスクリミネータの他、目標とする16ビットの計数回路を組み込む。
V.評価
 SOI技術による時間・空間X線イメージセンサー開発について、シミュレーション、基礎回路の設計・性能試験が完了し、更に一次試作の設計までが完了した。従来のセンサー素子よりも大幅に高空間分解能、高時間分解能のX線センサーを開発できる目処がついた。開発は順調に進行しており、当初目標に掲げた成果は達成できると期待される。今後は、応用先を明確にするとともに、照射X線によるダメージの問題にも留意しつつ、着実に推進すべきである[A]。


前のページに戻る