| 平成１５年５月２２日 |
|
埼玉県川口市本町４－１－８ 科学技術振興事業団 電話(048)226-5606(総務部広報室) URL http://www.jst.go.jp/ |
| ||||
|
高品質のInGaO3(ZnO)5単結晶薄膜は、細野プロジェクトが独自に開発した「反応性固相エピタキシャル法（Ｒ－ＳＰＥ）」により育成した。Ｒ－ＳＰＥ法では、まず、イットリア安定化ジルコニヤ（ＹＳＺ）単結晶基板上に、極薄のZnOエピタキシャル膜を育成する。その上に、InGaO3(ZnO)5アモルファス膜を室温で堆積する。次に、膜の成分の蒸発を防ぐために上部にＹＳＺ基板を被せ、１４００℃で温度アニールする。温度アニールにより、ZnO単結晶層とInGaO3(ZnO)5アモルファス膜が固相反応し、基板上にInGaO3(ZnO)5極薄膜が成長する。成長した膜は、約２nmの高さでInO2層とGaO/ZnO合金ブロックの層が繰り返しの構造となっていることがわかる。（図１参照） | ||||
|
得られたInGaO3(ZnO)5単結晶薄膜上にアモルファスHfO2薄膜を堆積し、リフトオフ法を用いたリソグラフィー手法により、ソース、ドレイン、及びゲート電極を作製した。なお、HfO2膜は、ゲート絶縁膜として機能する。また、電極材料として、ＩＴＯ膜を用いて、透明ＦＥＴを実現している。（図２、図３参照） | ||||
|
開発したトランジスターは、ゲートに電圧を加えない時は、ソース・ドレイン間には、電流（ドレイン電流）がほとんど流れず、トランジスターのオフ電流がナノアンペア（１０－９Ａ）オーダーである。しかし、ゲートに電圧を印可すると電流が流れ始め、ソース・ドレイン間電圧（ドレイン電圧）８Ｖ程度以上で電流が飽和する典型的なトランジスター素子特性を示す。その飽和電流は、２０ミリアンペア（１０－３Ａ）に達し、トランジスターの特性を示す「オン・オフ比」（ゲート電圧の印加によるソース・ドレイン間の電流増幅率）は、約１０６であり、従来の素子に比較して３桁以上改善された。また、ドレイン電流―ドレイン電圧カーブから得られるチャンネル内電子の移動度も、約８０ｃｍ２（ｖ・秒）－１という大きな値を示す。この値は、従来の酸化物ＦＥＴに比べて、１桁以上大きな値である。（図４参照） | ||||
|
一般的に酸化物は、酸素欠陥が出来やすく、酸素欠陥は電子ドナーとして作用するために、キャリヤー電子を少なくする事が難しい。このために、ZnOなどの酸化物を用いたＦＥＴでは、オフ電流が大きくなってしまう。 これに対して、今回実現した高品質のInGaO3(ZnO)5単結晶薄膜は、層状構造であるために酸素欠陥を除く事が可能で、その結果、キャリヤー電子の少ない固有絶縁体を得ることができ、トランジスターのオフ電流を小さくできた。また、結晶が緻密で欠陥が少ないこと及び層状構造による電子の二次元性により、チャンネル内電子移動度が大きくなり、トランジスターの飽和電流を大きくする事ができた。 更に、高誘電率のHfO2をゲート絶縁膜として用いた事により、チャンネル表面欠陥を減少する事ができ、ＦＥＴの高性能化に寄与している。 | ||||
| ||||
|
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊ 本件問い合わせ先： 細野 秀雄（ほその ひでお） 東京工業大学 応用セラミックス研究所 教授 〒226-8503 横浜市緑区長津田町 4259 TEL: 045-924-5359、FAX: 045-924-5339 長谷川 奈治（はせがわ たいじ） 科学技術振興事業団 戦略的創造事業本部 特別プロジェクト推進室 調査役 TEL：048-226-5623 FAX：048-226-5703 ＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊ |