| 科学技術振興機構報 第30号 |
| 平成１６年２月９日 |
|
埼玉県川口市本町４－１－８ 独立行政法人 科学技術振興機構 電話(048)226-5606(総務部広報室) URL：http://www.jst.go.jp/ |
独立行政法人 科学技術振興機構（理事長 沖村憲樹）は、北九州市立大学 国際環境工学部 教授 梶谷洋司氏らの研究成果である「シーケンスペア・アルゴリズムを使用したブロックレイアウト作成ツール」開発を当機構の委託開発事業の課題として、平成１２年３月から平成１４年９月にかけて、マイクロアーク株式会社（代表取締役社長 工藤勝則、本社 東京都中央区日本橋箱崎町3-12、資本金０．１億円、電話03-5614-5995）に委託して開発（開発費約４．５億円）を進めていましたが、このほど本開発を成功と認定しました。
従来、集積回路の開発では、設計者が「素子の配置→配線シミュレート→素子配置の修正」をくりかえすことで、チップ内の回路ブロック配置を最適化していた。このため、集積回路の高密度化に伴い、最適化に要する技術者への負担が急増し、設計コスト増大の一因となっている。このため、最適な回路配置をある程度自動的に短時間で設計可能となるツールが待望されていた。
本新技術は、ブロックの平面的な配置を、たて／横の位置関係を記載した順列（「シーケンスペア」）に単純化することで、ブロック配置最適化を合理的かつ高速に行う集積回路設計ツールに関するものである。順列からブロックの概略配置が自動生成され、ブロック間の配線スペースを考慮しながら位置関係を最適化する。ブロック間の特定の位置関係を順列の規則に組み込めば、可能な配置を漏れなく検討することができる。
本開発のツールにより、配線済みの集積回路要素を自動で高速に配置することができるため、最適化時間の短縮とともに、設計時間の大幅短縮が可能となる。 | ||||
| ||||
|
なお、本件についての問い合わせは以下の通りです。
| ||||
| ■ 戻る ■ |