JSTトッププレス一覧 > 共同発表

平成29年7月12日

産業技術総合研究所
科学技術振興機構(JST)
内閣府政策統括官(科学技術・イノベーション担当)

電圧書込み方式磁気メモリーの書込みエラー率を飛躍的に低減

~超低消費電力の電圧書込み型不揮発性磁気メモリーの開発を加速~

ポイント

国立研究開発法人 産業技術総合研究所【理事長 中鉢 良治】(以下「産総研」という)スピントロニクス研究センター【研究センター長 湯浅 新治】電圧スピントロニクスチーム 塩田 陽一 元研究員(現:国立大学法人 京都大学 大学院理学研究科 助教)、野崎 隆行 研究チーム長は、電圧書込み方式の磁気メモリー(電圧トルクMRAM注1)書込みエラー率注2)を飛躍的に低減させる技術を開発した。

非常に薄い金属磁石層(記憶層)を持つ磁気トンネル接合素子(MTJ素子)注3)にナノ秒程度のごく短い時間電圧パルスをかけると、磁化反転注4)を誘起できる。今回、記憶層の磁気特性を最適化し、電圧磁気異方性変調効率注5)熱じょう乱耐性Δ注6)を向上させて、書き込みエラー率をこれまでの報告値(10-2~10-3)より二桁以上低減(2×10-5)した。これにより1回のエラー訂正(ベリファイ)注2)の実行で実用的な書込みエラー率を実現できる。電圧書込み方式は原理的に電流が不要なため、現在MRAM注1)の主流である電流書き込み方式と比較して飛躍的な低消費電力化が可能となる。今回の成果により、高信頼性と高速性を持つ超低消費電力電圧トルクMRAMの研究開発の加速が期待される。

この成果の詳細は、2017年7月13日(米国現地時間)にApplied Physics Lettersにオンライン掲載される。

図 書込みエラー率のパルス電圧強度依存性

書込みエラー率のパルス電圧強度依存性

単一パルスでの書込みエラーを2×10-5(青星印)まで低減できた。

本研究開発は、内閣府「革新的研究開発推進プログラム(ImPACT)」の研究開発プログラム「無充電で長時間使用できる究極のエコIT機器の実現」(プログラム・マネージャー:佐橋 政司)の一環として行い、一部、独立行政法人 日本学術振興会 科学研究費補助金 若手研究A(課題番号:JP16H05977)の支援を受けた。

<佐橋 政司 プログラム・マネージャーのコメント>

PM

湯浅 新治 博士(産業技術総合研究所)をリーダに取り組んでいる電圧磁気異方性制御技術を利用した電圧駆動MRAM開発タスクフォースは、世界に先駆けての大きなチャレンジであり、実用化に向けては多くの課題を解決する必要がある。なかでもエラー訂正なしで10-5の書込みエラー率を達成することは、当面の大きな課題であった。したがって、今回産総研の研究開発グループが、これまでの1/200、すなわち書込みエラー率を10-5まで低減するところまでにたどり着けたことは、大きな前進と言える。ここまで低減できると1回のエラー訂正(ベリファイ)で実用的な書込みエラー率を実現することが出来、高い信頼性と超低消費電力性を有する電圧書込み型MRAMの実現が現実味を帯びて来る。

今後は、書込みエラー率の更なる低減はもちろん、駆動電圧の低減や実デバイス上での安定な書き込みを実証するための特性バラつきなど実用化に向けての開発を回路技術も含めて推進して頂き、低電力消費化に限らず、現在世界規模で製品開発が進められている電流駆動型のMRAM(STT-MRAM)が抱えるさまざまな課題の克服に果敢に取り組んで頂くことを期待する。

<開発の社会的背景>

超スマート社会の到来により、IT機器の消費電力低減は急務の課題となっている。例えばモバイルIT機器では、CPUとメモリーによる消費電力は、全消費電力の30~40%を占めており、充電ストレスフリー化に向けて消費電力のさらなる低減が求められている。その1つのアプローチに不揮発性エレクトロニクスデバイスの開発がある。スピントロニクス分野では、磁石の磁化が持つ不揮発性機能を利用した待機電力ゼロの不揮発性メモリーMRAMの開発が行われている。しかしながら、現在世界規模で製品開発が進められているMRAMでは電流書込み方式が採用されており、電流による発熱を原因とする不要な電力消費が駆動電力低減の障害として懸念されている。

一方、電圧トルクMRAMは、原理的に電流が不要な超低消費電力性、ナノ秒程度の高速動作、高い繰り返し動作耐性などの特徴を持つ。そのため次世代MRAMとして期待されているが、書込みエラー率の低減が課題となっていた。書込みエラー率はベリファイを繰り返して低減できるが、より高い信頼性と高速性を両立させるには単一パルスによる書込みエラー率を低減することが求められている。

<研究の経緯>

産総研はこれまでにスピントロニクス分野で世界的にもトップクラスの研究開発を行ってきている。その蓄積を生かして、電圧トルクMRAMの研究開発に取り組んでいる。国立大学法人 大阪大学 大学院基礎工学研究科 鈴木 義茂 教授らと協力して、厚さが数原子層程度の金属磁石薄膜に電圧をかけて、磁化の向きやすい方向(磁気異方性)を制御する、電圧磁気異方性制御注5)技術の開発に取り組んできた(2012年5月1日産総研プレス発表など)。またそれを用いた新しい磁化反転制御法を開発し、単一パルスによる書込みエラー率4×10-3を実現した(2015年12月10日 産総研プレス発表)。さらにパルス電圧の波形を工夫することで書込みエラーを低減することができる新たな書き込み方式とそれに必要な新型回路を開発した(2016年12月5日産総研などプレス発表)。書込みエラー率はベリファイ注2)を繰り返すことで低減させることが可能であるが、より高い信頼性および高速性を両立させるためには単一パルスによる書込みエラー率の低減は非常に重要な課題である。

これまでに、電圧トルクMRAMで課題となっている書込みエラー率を低減するためにはMTJ素子の記憶層に高い熱じょう乱耐性を持たせることと、それをちょうど打ち消す強度の電圧をかけることが有効であることがシミュレーションによって予測されていた。しかし、これまでのMTJ素子は熱じょう乱耐性が低く、エラー率の低減に限界があった。そこで今回、記憶層となる超薄膜金属磁石層の作製プロセスを改善して、高い熱じょう乱耐性と高い電圧磁気異方性変調効率注5)を両立する記憶層を開発し、単一パルスによる書込みエラー率の低減に取り組んだ。

<研究の内容>

図1に今回用いた垂直磁化型注7)MTJ素子と電圧書込み方式の模式図を示す。記憶層/絶縁層/磁化固定層を基本構成とし、記憶層の鉄コバルト合金は電圧によって磁気異方性を制御するため数原子層程度と極めて薄い。この素子は電圧をかけている間だけ磁化が回転するため、ちょうど半回転したところで電圧を切ると回転が止まり、磁化が反転してメモリーへの書込みが行われる。

今回記録層の鉄コバルト合金の組成比と熱処理温度の最適化を行った。図2に示すように、鉄コバルト合金のコバルト組成が31at%注8)で、250℃で熱処理すると最大の垂直磁気異方性エネルギー注7)と磁気異方性変調効率が得られた。その結果、熱じょう乱耐性Δが従来素子の1.4倍で、電圧による磁化反転、すなわち書き込みできるMTJ素子が実現した。

次に電圧による書き込み動作後の素子抵抗の変化から磁化反転の成功・失敗を判定し、これを繰り返して書込みエラー率を評価した。図3に、書込みエラー率と電圧をかけた時間(電圧のパルス幅)との関係を示す。ちょうど磁化が半回転する時間だけ電圧をかけた時に、効率よく書き込みが行われ、パルス電圧強度1.56Vで書き込みエラー率は2×10-5となった(図3星印)。一方、電圧磁気異方性変調率は同じで、熱じょう乱耐性Δが2/3程度の記憶層を用いたMTJ素子の書き込みエラー率を評価したところ、書き込みエラー率は10-3台に留まったことから、熱じょう乱耐性の向上が書き込みエラー率低減の鍵であると考えられる。

今回、MTJ素子の記憶層の特性を改善して書き込みエラー率をこれまでに報告されている値の1/200に低減した。これはベリファイを一回実行するだけで実用的な書込みエラー率のターゲットとなる10-10台を実現できる値である。また、これまでのベリファイを複数回必要とする素子と比較して書き込み時間が短縮されることで10ナノ秒以下での書き込みが可能となり、高信頼性と高速性を持つ超低消費電力電圧トルクMRAMへの適用が期待される。

<今後の予定>

さらなる書込みエラー率低減に向けた新材料開発に加えて、実デバイス上での安定な書込みを実現するために特性バラつきを改善し、併せて電圧トルクMRAM用回路技術の開発を進める。

<参考図>

図1 パルス電圧による磁化反転の模式図

図1 パルス電圧による磁化反転の模式図

図2 さまざまな組成の鉄コバルト合金の垂直磁気異方性エネルギーと電圧磁気異方性変調効率の熱処理温度依存性

図2 さまざまな組成の鉄コバルト合金の垂直磁気異方性エネルギーと電圧磁気異方性変調効率の熱処理温度依存性

図3 書込みエラー率と電圧をかけた時間との関係(パルス電圧強度 = 1.56 V)

図3 書込みエラー率と電圧をかけた時間との関係(パルス電圧強度 = 1.56 V)

<用語解説>

注1) 電圧トルクMRAM、MRAM
磁気トンネル接合素子を記憶素子に用いた不揮発性メモリーをMRAMという。MRAMの記憶書込み方式として、磁界を用いる方式、電流を用いる方式、電圧を用いる方式などがある。電流書込み方式のMRAMは、現在世界規模で製品開発が進められている。一方、超高速の電圧パルスを用いて「0」、「1」の情報書込みを行うものが電圧トルクMRAMである。電圧トルクMRAMはまだ基礎研究段階にあるが、原理的に超低消費電力の不揮発性メモリーとしてのポテンシャルを持つ。
注2) 書込みエラー率、エラー訂正(ベリファイ)
一般に、メモリーの書込みを行うと、ある確率で書込みエラーが生じる。書込みエラーが起こる確率を書込みエラー率という。メモリーの実用化には書込みエラー率を用途に応じて10-9~10-15程度まで低減する必要がある。書込みエラー率が大きい場合でも、書込み動作の直後にエラーの有無を検証し、エラーが起きていたら再度書込みを行うことで、実効的な書込みエラー率を下げることができる。これをエラー訂正(ベリファイ)と言う。例えば、書込みエラー率が10-5の場合でも、ベリファイを3回行えば実効的な書込みエラー率は10-15まで低減することができる。
注3) 磁気トンネル接合素子(MTJ素子)
記憶層、絶縁層、磁化固定層からなる素子を磁気トンネル接合という。英語名(Magnetic Tunnel Junction)の頭文字を取ってMTJ素子とも呼ばれる。両強磁性層の磁化の向きの相対配置によってMTJ素子の電気抵抗が変化する現象は、トンネル磁気抵抗効果(TMR効果)と呼ばれる。下図に示すように、二つの磁化が平行状態のとき抵抗は低く、反平行状態のとき抵抗は高くなる。MRAMでは、それぞれの磁化状態を「0」、「1」に対応させて1ビットの情報を記憶させる。
図 磁気トンネル接合素子(MTJ素子)
注4) 磁化反転
磁気トンネル接合素子の記憶層の磁化の向き(S極からN極への方向)が反転すること。磁化反転により、磁気メモリーMRAMの情報書込みが行われる。
注5) 電圧磁気異方性変調効率、電圧磁気異方性制御
厚さが数原子層程度の金属磁石薄膜に電圧をかけると、磁化の向きやすい方向を決める磁気異方性が線形に変化することが知られている。これを電圧磁気異方性制御と呼ぶ。単位電界当たりの垂直磁気異方性エネルギーの変化量が電圧磁気異方性変調効率であり、変調効率が高いほどより低電圧で磁化反転が起こるため、電圧トルクMRAMの重要な性能指標の1つとなる。
注6) 熱じょう乱耐性Δ
Δ=E/kT(E:磁気エネルギー障壁の高さ、k:ボルツマン定数、T:絶対温度)で表すことができ、熱エネルギーのじょう乱に対する磁気メモリーの記録保持性能を表す指標となる。10年以上の記憶保持時間を実現するためには、60以上の熱じょう乱耐性が必要となる。
注7) 垂直磁化型、垂直磁気異方性エネルギー
磁石薄膜の膜面に垂直な方向に磁化が向いている状態を垂直磁化と呼ぶ。磁石を小さくしても大きな熱じょう乱耐性を維持できることから、ギガビット級の大容量メモリーに有効と考えられている。垂直方向に磁化を維持する磁気エネルギーを垂直磁気異方性エネルギーと呼び、垂直磁化型磁石薄膜における磁気エネルギー障壁の高さは垂直磁気異方性エネルギーと磁石薄膜の体積で決まる。
注8) at%
原子組成百分率。Co31Fe69(at%)の場合、100個の原子の内、31個がCo、69個がFeで構成されていることを意味する。

<お問い合わせ先>

<研究に関すること>

野崎 隆行(ノザキ タカユキ)
産業技術総合研究所 スピントロニクス研究センター 電圧スピントロニクスチーム 研究チーム長
〒305-8568 茨城県つくば市梅園1-1-1 中央第2
Tel:029-861-2298 Fax:029-861-3432
E-mail:

湯浅 新治(ユアサ シンジ)
産業技術総合研究所 スピントロニクス研究センター 研究センター長
〒305-8568 茨城県つくば市梅園1-1-1 中央第2
Tel:029-861-5401 Fax:029-861-3432
E-mail:

<ImPACT事業に関すること>

内閣府 革新的研究開発推進プログラム担当室
〒100-8914 東京都千代田区永田町1-6-1
Tel:03-6257-1339

<ImPACTプログラムに関すること>

科学技術振興機構 革新的研究開発推進室
〒102-0076 東京都千代田区五番町7 K’s五番町
Tel:03-6380-9012 Fax:03-6380-8263
E-mail:

<報道担当>

佐藤 秀美
産業技術総合研究所 企画本部 報道室
〒305-8560 茨城県つくば市梅園1-1-1 中央第1
つくば本部・情報技術共同研究棟8F
Tel:029-862-6216 Fax:029-862-6212
E-mail:

科学技術振興機構 広報課
〒102-8666 東京都千代田区四番町5番地3
Tel:03-5214-8404 Fax:03-5214-8432
E-mail: