２０１２年１２月９日
早稲田大学 理工学術院
科学技術振興機構（ＪＳＴ）
早稲田大学 理工学術院（新宿区大久保３－４－１）の渡邉 孝信 教授、神岡 武文 次席研究員らは、電子がバラバラの粒子であることから生じる本質的な電流雑音により、半導体ＬＳＩの高性能化の限界が決まることを、シミュレーションを用いた検討によって明らかにしました。数１０ＧＨｚから１００ＧＨｚの動作周波数領域で、ＬＳＩの素子を流れる電子の数が大きくばらつき、正常に動作しなくなると予測されます。電子数の変動による雑音は本質的に避けられないため、これがＬＳＩの動作周波数の限界を決定すると考えられます。これらの成果は、半導体デバイスの高速化や省電力化の理論的限界を明らかにしたという点で、今後の半導体集積回路技術開発のロードマップに影響を与えるものとなります。なお、本研究はＪＳＴの戦略的創造研究推進事業 チーム型研究（ＣＲＥＳＴ）の一環として行われました。
今回の研究成果については、米・サンフランシスコで１２月１０～１２日（現地時間）に開催される「国際電子デバイス会議（ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｍｅｅｔｉｎｇ；ＩＥＤＭ）」にて発表されます。
理工学術院の渡邉 孝信 教授、神岡 武文 次席研究員らは、電子がバラバラの粒子であることから生じる本質的な電流雑音により、半導体ＬＳＩの高性能化の限界が決まることを、シミュレーションを用いた検討によって明らかにしました。数１０ＧＨｚから１００ＧＨｚの動作周波数領域で、ＬＳＩの素子を流れる電子の数が大きくばらつき、正常に動作しなくなると予測されます。
半導体ＬＳＩの性能は、ＬＳＩを構成する素子の微細化と高集積化により向上してきました。しかし近い将来、１つの素子の寸法が１０ｎｍ程度（１ナノメートル、１ｎｍ＝１０－９ｍ）まで小さくなると、電流雑音が増加し、高速動作させた場合に動作不良が起こりやすくなると予想されています。このため、電流雑音を抑制する技術が世界で盛んに研究されています。
電流雑音の原因のうち、現在おもに問題となっているのは、ランダム・テレグラフ・ノイズと呼ばれる雑音です。これは、素子を覆う絶縁膜中の欠陥部位に、電子が捕獲、あるいは放出されることによって生じると考えられています（図１上段）。一方、素子の中を流れる電子の個数が変動することで生じる本質的な電流雑音もありますが、これまであまり注目されてきませんでした（図１下段）。
渡邉教授と神岡研究員らは、ナノメートルかつピコ秒（１ピコ秒、１ｐｓ＝１０－１５秒）程度の、空間的にも時間的にも限定されたモデルを用いた電気伝導のシミュレーションを行い（図２）、ランダム・テレグラフ・ノイズと、電子数の変動による雑音の影響を比較しました。その結果、周波数が高くなると、電子数の変動による雑音がランダム・テレグラフ・ノイズを必ず上回ることを明らかにしました。このまま微細化と高速化を推し進めていくと、数１０ＧＨｚから１００ＧＨｚの動作周波数で逆転すると予測されます。ランダム・テレグラフ・ノイズは、欠陥を少なくするなど、半導体ＬＳＩの製造方法を改善すれば抑制できる可能性がありますが、電子数の変動による雑音は本質的に避けられないため、これがＬＳＩの動作周波数の限界を決定すると考えられます。
これらの成果は、半導体デバイスの高速化や省電力化の理論的限界を明らかにしたという点で、今後の半導体集積回路技術開発のロードマップに影響を与えるものとなります。
電子数が少なくなると、雑音の相対的な大きさが信号と比べて無視できなくなる。
半導体ＬＳＩの性能限界 流れる電子の数で決まることを予測
神岡武文２，５、今井裕也１，５、鎌倉良成３，５、大毛利健治４，５、白石賢二４，５、丹羽正昭４，５、山田啓作４，５、渡邉孝信１，２，５
（１，早稲田大学理工学術院、２，早稲田大学ナノ理工学研究機構、３，大阪大学大学院工学科、４，筑波大学大学院数理物質科学研究科、５，ＪＳＴ－ＣＲＥＳＴ）
木綿 洋平（モメン ヨウヘイ）
早稲田大学 広報室広報課
Tel：03-3202-5454 Fax：03-3202-9435
E-mail：
URL：http://www.waseda.jp/
木村 文治（キムラ フミハル）
科学技術振興機構 戦略研究推進部
〒102-0076 東京都千代田区五番町７ Ｋ’ｓ五番町ビル
Tel：03-3512-3526 Fax：03-3222-2063
E-mail：