電子・正孔ともに世界最高移動度を持つゲルマニウム電界効果トランジスターを実現

＜研究の背景と経緯＞

情報技術の進展は、シリコンを用いたトランジスターの微細化よって成し遂げられてきたといっても過言ではありません。しかし、最先端トランジスターのゲート長はすでに５０ｎｍ以下にまで微細化され、さらなる性能の向上を実現するにはシリコンという材料の見直しが迫られています。一方、性能だけではなく消費電力の削減が喫緊の問題として半導体技術に課せられてきていることも見逃せません。現在新しいトランジスター材料に要求される事項として、次の３点があげられます。

• ｉ）　 集積化を前提にＣＭＯＳ構造をコンパクトに実現できること。
• ｉｉ）　電子・正孔ともに移動度がシリコンに比べて十分に高いこと。
• ｉｉｉ）　サブスレッショールド電流^注４）を十分に抑えたトランジスターを実現できること。

新しい材料を用いる場合に、材料の変更によって従来シリコンで達成されてきた利点を失うのであれば総合的には性能を落とすことになりかねません。また、電子・正孔をそれぞれ独立に異なる材料で移動度を向上させる手法では、現実的に集積回路を作製する観点からｉ）の集積化の実現が極めて難しいと考えられます。

以上の観点から、本研究グループではシリコンに代わる材料としてゲルマニウムに着目し、電界効果トランジスターで最も重要な絶縁膜との界面の理解と制御の研究を進め、今年６月に米国・ハワイで開催された「ＶＬＳＩシンポジウム」において、ゲルマニウムについて今まで不可能とされてきた電子の移動度に関して世界最高の結果を実証してきました（平成２２年６月１８日プレスリリース　https://www.jst.go.jp/pr/announce/20100618/index.html）。

今回の研究は上記要求項目のうち、ｉ）ＣＭＯＳという観点から電子だけでなく正孔においても実際に飛躍的な移動度向上は可能か、ii)電子の移動度はもう限界値なのか、あるいはさらに向上可能なのか、ｉｉｉ）サブスレッショールド電流を十分抑えられるのか、という３点に焦点をあて研究を進め、結果的にゲルマニウムは上記の要求項目の実現を可能にする材料であることを強く示すことができました。

＜研究の内容＞

以上のような背景・経緯のもと、本研究グループではゲルマニウムを用いた電界効果トランジスターの高性能化に対する指針を構築し、それを実証する研究を進めてきました。ゲルマニウム基板上の絶縁膜二酸化ゲルマニウム（ＧｅＯ_２）とその界面の安定化に関しては、すでに高圧酸化という手法を用いることによって一酸化ゲルマニウム（ＧｅＯ）の発生を熱力学的に抑え、極めて良好なゲートスタック構造を実現することに成功しています。しかし、この手法が界面に対しても最適な条件であるということは保証されていません。そこで今回はまさにその部分に焦点をあてて考えることで、界面特性の飛躍的向上を図り、これにより上記要求項目のｉｉ）、ｉｉｉ）が大きく改善するものを目指しました。

界面のＧｅＯに関する平衡蒸気圧を熱力学的に考えると、温度を決めたならばＧｅＯの平衡蒸気圧はＧｉｂｂｓ（ギブス）の相律から一意的に決まります。つまり比較的高温で高圧酸化を施すことによってＧｅＯ_２膜の膜質は圧倒的に改善されるのですが、界面ではまさにその温度によって決まるＧｅＯの生成が起きることになります。これは本質的なことであるため克服することは不可能と思われていましたが、これを２つの方法で乗り越えました。

１点目は、酸素雰囲気下での低温熱処理です。つまり高圧酸化によって形成された良好なＧｅＯ_２膜質を損なわずに界面におけるＧｅＯの平衡蒸気圧を下げるために、高圧酸化の温度よりも低温で酸素熱処理することです。ただし、あまりに低温であると現実的な時間で処理できないため、この温度と時間をうまく探し出せるかがポイントになります。これに対して、ゲルマニウム表面からＧｅＯの脱離がおよそ４３０℃辺りから始まるという実験結果をもとに、酸素アニール温度を４００℃と設定しました。

２点目は、規則配列した結晶中をある特定方向で切ったときに現れた面を示す「面方位」に対する選択です。同じ膜厚のＧｅＯ_２がゲルマニウム基板上に堆積される時にＧｅＯの脱離が始まる温度が面方位によって異なるという事実を見いだしました。具体的には、面方位を（１００）、（１１０）、（１１１）面で比較した時に（１１１）面がＧｅＯの脱離に対して最も安定であることが実験でも確かめられました。このことは、（１１１）面上ではＧｅＯ脱離が起きにくく他の面に比べて安定になりやすいことを示しています。電子にとって有効質量の観点から（１１１）面が優位であるということ（有効質量の面方位依存性^注５））は本年６月の「ＶＬＳＩシンポジウム」でも議論しましたが、界面の構造的安定性からも優位であることを意味しています。

以上の知見をもとにゲルマニウム電界効果トランジスターを下記のように作製しました。

ｐ型（１１１）面ゲルマニウム基板上にＮチャネル型絶縁ゲート型電界効果トランジスターを、また、ｎ型（１００）ゲルマニウム基板上にＰチャネル絶縁ゲート型電界効果トランジスターを作製しました（図１）。またそれぞれの面上にＭＯＳキャパシターを作製し界面欠陥密度を評価しました。なお、Ｐチャネル電界効果トランジスターでは有効質量の観点から（１１１）面の優位性はないので（１００）面を使いました。

ＭＯＳキャパシターにおける容量－電圧特性の周波数依存性の詳細評価から、フォーミングガスアニール^注６）を施していないにも関わらず、バンド端側における界面欠陥密度が大きく減少していることが分ります（図２）。

電界効果トランジスター性能としては、電子移動度が約１，９２０（ｃｍ^２／Ｖｓｅｃ）、正孔移動度が７２５（ｃｍ^２／Ｖｓｅｃ）という世界最高の電子移動度、正孔移動度を達成しました（図３）。これはシリコンの電子移動度の約２．５倍、正孔移動度の約３．５倍にあたり、現在しのぎを削って研究開発がなされている歪みシリコン^注７）ＦＥＴにおける移動度向上を大きく超えるものです。また電子移動度に関しては、本年６月に本研究グループが発表した結果（１,４８０ｃｍ^２／Ｖｓｅｃ）をも大きく超えるものです。また界面が改善したことによって、移動度の温度依存性はシリコンＭＯＳＦＥＴと同様な振る舞い（温度低下とともに移動度が上昇する）を示すことができました。すなわち半導体固有の性質をゲルマニウムでも初めて実現できたのです。

サブスレッショールド・スロープも小さく、界面特性が向上していることが分かりました（図４）。さらに、界面特性が向上したことによって、しきい値以下の電流を示す特性（サブスレッショールドスウィング）をシリコン並みに改善することができました。実際、このことも従来ゲルマニウム電界効果トランジスターの大きな問題でした。この特性が改善されないと低電圧動作は難しく、本結果は現実的に低電圧動作ＣＭＯＳを考える際に移動度と同程度に重要な結果と言えます。

このように、今回の結果は界面の理解と制御によって電界効果トランジスターの基本性能を電子・正孔ともに飛躍的に向上できることを示したもので、ゲルマニウムＣＭＯＳの可能性を大きく高めました。

一方、ゲルマニウム界面特性を改善するために極めて薄いシリコン膜を界面に挿入するという技術が世界各地で研究されています。極薄シリコンを界面に挿入すると正孔の場合には界面を向上させることがありうるため、今回この技術も同時に検討しましたが、電子の場合には劣悪な界面を作ることが分りました。このことは、シリコン挿入技術の改良ではＣＭＯＳ化は難しいことを明瞭に示しています。

＜今後の展開＞

さらなるプロセスの最適化あるいはゲルマニウムに対する歪み技術の適用によって、今回の結果をさらに凌駕する高性能化が期待できます。また微細化に向けてはゲート絶縁膜をさらに薄膜化する必要があり、高誘電率絶縁膜の適用が鍵になります。さらにトランジスターの高性能化に対しては、ソースとドレイン部における不純物の制御、接触抵抗の低抵抗化も重要です。これらに関しても抜本的な改善を図るには界面の理解と制御が鍵となることから、現在精力的に研究を進めています。

＜参考図＞

＜用語解説＞

注１） 移動度

トランジスターのスイッチングは半導体中を走行するキャリア（電子と正孔）によって達成されますが、その走行速度が速いほどスイッチとしての性能は高くなります。その指標の１つが移動度です。正確には、キャリアの速度とキャリアにかかっている電界との比例係数として表されます。つまり、移動度が高いということはキャリアに対して、僅かな電界で速い速度を実現できることを意味しており、高性能・低消費電力を実現するための最も重要な指標になります。電子と正孔とでは移動度を律速している要因は異なることがあり、それぞれ詳細に調べる必要があります。

注２） 絶縁ゲート型電界効果トランジスター

現在幅広く使われているＣＭＯＳ技術では、全てこの型のトランジスターが用いられています。図１の模式図は、この型のトランジスターの典型的な断面構造を示しています。

注３） ＣＭＯＳ（Ｃｏｍｐｌｉｍｅｎｔａｒｙ ＭＯＳ）

ＮチャネルＭＯＳＦＥＴと、ＰチャネルＭＯＳＦＥＴから構成された低消費電力回路。電源はＮチャネルＭＯＳＦＥＴとＰチャネルＭＯＳＦＥＴに直列に接続されているため、ゲート入力の如何にかかわらず定常状態では接地線とは電気的につながらず、無駄なリーク電流は最小限に抑えられます。

注４） サブスレッショールド電流

トランジスターにおいて無駄な消費電力を削減するためにはリーク電流を抑えること、特にしきい値以下の電流を効率的に抑制することが重要で、この部分をサブスレッショールド電流と呼びます。半導体基板界面に欠陥が多いと、この電流が大きくなってしまうため、界面を改善することで急峻な立ち上がりが実現できるようになっています。電流の傾き（急峻性）の指標として、サブスレッショールド・スロープという量が使われます。

注５） 有効質量の面方位依存性

シリコンとゲルマニウムでは電子に対する等エネルギー面が異なるため、電界効果トランジスター動作をする際に形成される反転層電子の有効質量に対する面方位依存性が異なってきます。シリコンにおいては従来（１００）面が使われてきましたが、ゲルマニウムでは電子に関しては（１１１）面の方が軽い有効質量を実現するという観点から有利になります。一方、正孔に関しては、等エネルギー面が複雑であるために電子ほど明瞭ではなく、有効質量がキャリア数によって変化し最適な面が必ずしも一意的には決まらないことが分ります。今回の実験結果もそのことを明快に示しています。

注６） フォーミングガスアニール

表面の均質化などを目的に、水素と窒素などのような混合ガス（フォーミングガス）雰囲気中で、一定時間高温に保つ処理。界面を改善するために一般的に行われるものです。

注７） 歪みシリコン

現在、最先端シリコンデバイスでは、シリコンそのものに材料的に歪みを加えることで電子構造を僅かに変調させ、キャリアの実効的な有効質量を軽くし、通常のシリコンの場合よりも高い移動度を実現しています。この技術は電子や正孔両方に対して使われています。

＜論文名＞

“Ge MOSFETs Performance : Impact of Ge Interface Passivation”
（Ｇｅ ＭＯＳＦＥＴの性能：Ｇｅ界面の安定化のインパクト）
doi: 10.1109/IEDM.2010.5703384

＜お問い合わせ先＞

＜研究に関すること＞

鳥海 明（トリウミ アキラ）
東京大学大学院工学系研究科　マテリアル工学専攻　教授
〒113-8656 東京都文京区本郷７－３－１
Tel：03-5841-7120　FAX：03-5841-7158
E-mail：

＜ＪＳＴの事業に関すること＞

長田 直樹（ナガタ ナオキ）
科学技術振興機構　イノベーション推進本部 研究領域総合運営部
〒102-0075 東京都千代田区三番町５ 三番町ビル
Tel：03-3512-3524　Fax：03-3222-2064
E-mail：