スピンホールエンジニアリングによる省エネルギーナノ電子デバイスの創出

さきがけ研究者

安藤 和也

慶應義塾大学 理工学部
准教授
研究室ホームページ

研究領域の概要

ナノ領域における電流-スピン流変換効率の制御・増幅原理「スピンホールエンジニアリング」の開拓により、スピンホール効果を基軸とした超省エネルギーナノスピントロニクス技術を創出します。電荷・スピン輸送の空間分離という著しい特長により、スピンホール効果による超高効率スピン流生成が可能となります。本研究は、既存デバイス原理の延長線上にはない省エネルギー「スピンホールデバイス」を実現します。

さきがけ研究者の紹介

プログラム

  • CREST
  • さきがけ
  • ACT-I
  • ERATO
  • ACT-X
  • ACCEL
  • ALCA
  • RISTEX
  • AI時代と科学研究の今
  • AIPネットワークラボ
  • JSTプロジェクトDB
  • 終了事業アーカイブズ
  • ご意見・ご要望