ソフトウェアとハードウェアの協調による組込みシステムの消費エネルギー最適化
研究代表者
高田 広章
（名古屋大学大学院情報科学研究科 教授）
平成18年度研究報告
1．研究実施の概要
情報家電や情報携帯端末などの組込みシステムを対象として、ソフトウェアとハードウェアの協調により、サービス品質（性能、計算精度、信頼性など）を保証しつつ、消費エネルギーを最小限にするための最適化技術を開発する。メモリアーキテクチャとコンパイラの協調や、低消費エネルギースケジューリング機構を持つマルチプロセッサリアルタイムOSなどにより、消費エネルギーを100分の1に低減することを目標とする。
本研究は、シングルチップに複数のCPUコアを搭載したチップマルチプロセッサ（以下、CMP）を対象としている。CMPは、ハイエンドシステムだけでなく、低電力システム向けのプロセッサとしても注目されている。その理由は、プログラムを複数のコア上で並列に動作させることにより、各CPUの動作速度と動作電圧を低く設定でき、要求性能を満たしつつ消費エネルギーを削減できるためである。しかし、CMPの低消費電力化技術の多くはハードウェア主導で構築されており、必ずしもRTOSやアプリケーションプログラムからの電力管理に適していない。また、CMPの電力管理はシングルコアのプロセッサと比較して格段に複雑になるため、現状では有効な電力管理技術が存在しない。そこで、申請者らは以下に挙げる５項目を目標に研究を進めている。
１． 見積もりツールおよびリアルタイムOS向け見積もりモデルの開発
２． 低消費エネルギー化リアルタイムOSの開発
３． 低消費エネルギー化コンパイラの開発
４． 低消費エネルギー化ハードウェアの開発とそのチップ試作
５． ターゲットアプリケーションの解析と評価環境の構築
平成１8年度は、上記の5項目について個別に研究を進め、更に、これらの個別技術を協調・統合した低消費エネルギー組込みシステム設計方法論の検討を行った
2．研究実施内容
●名古屋大学グループ
名古屋大学グループでは主として以下の3つのテーマについて研究した。
１． 低消費電力化リアルタイムOSの検討と実装
２． 低消費電力化コンパイラの検討と実装
３． 低消費エネルギー化ハードウェアアルゴリズムの検討
低消費電力化リアルタイムOSについては、本研究室で開発しているITRON仕様のリアルタイムOSであるTOPPERS/JSPカーネルに対して、低電力化の機構を導入し、その有効性を評価した。導入した低電力化の機構はDVFS（Dynamic Voltage/Frequency Scaling）とDPM（Dynamic Power Management）であり、周期タスクを対象としている。DVFSとは実行時に電源電圧と周波数を変更する技術であり、リアルタイム制約を満たす範囲内で電源電圧と周波数を最小化する。実行可能なタスクが無くなった場合には、DPM機構により、プロセッサを低電力モード（クロック供給停止）へと移行させる。しかし、実行可能なユーザタスクが存在しない場合でも、プロセッサは周期的にタイマ割込みを処理しなければならない。我々が開発したDPM機構は、タイマ割込み処理に対しても低電力化をも行っている点で、従来手法よりも優れている。本研究の成果は国内研究会で発表し、国際会議への採択も決定している。現在は、DVFSやDPMを包含する、より一般的な低電力化の概念DPPS（Dynamic Power/Performance Scaling）を開発し、研究を進めている。
低消費電力化コンパイラについては、組込みシステムの消費電力の大きな割合をメモリアクセスの電力が占めていることに着目し、スクラッチパッドメモリと呼ばれる小容量のオンチップメモリを活用するコンパイラとメモリアーキテクチャの協調最適化の研究を行った。従来研究と比較して、年々増大しているリーク電力も考慮している点に新規性がある。低消費エネルギー化ハードウェアアルゴリズムについては、現在、乗算器を対象として基礎研究を進めている。低電力コンパイラとハードウェアアルゴリズムについては現在論文執筆を進めている。
●九州大学グループ
九州大学グループでは組込みソフトウェア開発者が使いやすい消費エネルギー評価環境の構築を目標として、組込みプロセッサの消費エネルギーモデル（近似式）を自動生成するツールを開発する。また、アプリケーションプログラムの種類やその動的負荷変動、チップ温度変動に合わせて性能と消費電力を柔軟に変更できるハードウェアプラットフォームを開発する。
九州大学グループでは平成18年度は以下の3つのテーマについて研究した。
１． 見積もりツールの開発
２． RTOS向け見積もりモデルの開発
３． 低消費エネルギー化ハードウェアの開発
具体的には以下の成果を得た。
プロセッサの消費エネルギー特性を自動でキャラクタライズ（近似式を生成）する技術を開発した。研究 成果の一部は国際会議 (ESTIMedia)で発表した。本発表の発表者、李東勲君は2006年 IEEE福岡支部 学生研究奨励賞を受賞した。また、プロセッサの負荷やチップの温度変動に応じて消費電力と性能を変更できるプロセッサコアの基本モデルを考案し、国内のワークショップ(SASIMI2006)で発表した。プロセスばらつきを考慮してメモリのリーク電流を削減する方法を考案し国内外の研究会で発表した (電子情報通信学会総合大会, ASP-DAC, CASA, ICSICC)。コードレイアウトを変更することによりオフチップアクセス回数を削減しプロセッサシステムのエネルギーを削減する方法を考案した。研究成果を電子情報通信学会の総合大会で発表した。プロセッサの電源電圧の余分なマージンを削減することにより性能を落とすことなく低消費エネルギー化を実現するプロセッサの動作電圧制御手法を考案し、国際会議(ISQED2007)で発表した。さらに、プロセッサの演算ビット幅を必要最小限に設定することによりプロセッサのデータパスにおける消費エネルギーを削減する手法を考案し国内外の会議(SASIMI2006, Ph.D Student Workshop on SoC, 電子情報通信学会)で発表した。上記の技術の一部は東芝社製のMedia embedded Processor (MeP)をベースにしたチップマルチプロセッサ（CMP）のチップに組込み、東京大学のVDEC経由で平成19年度7月に試作する予定である。平成18年度は本試作チップの基本アーキテクチャに関する検討を行い、その基本構想を電子情報通信学会の総合大会で発表した。
●東芝グループ
東芝グループでは主として以下の3つのテーマについて研究した。
１． 組込みシステムにおける低消費エネルギー要件の解析と評価軸の定義
２． 低消費エネルギー指向ソフトウェア設計手法の開発
３． 評価環境構築
要件の解析と評価軸の定義については、関連研究の調査を行うと共に、設計部門へのヒアリングを行うことにより、対象とするアプリケーションやベンチマーク手法について検討を開始した。ソフトウェア設計手法については、関連研究の調査を行うと共に、また、名古屋大学と九州大学の研究成果を活用しつつ、自社のプラットフォームであるMePを対象として、ソフトウェア設計手法の構築を開始した。評価環境については、本プロジェクトの研究成果の有効性を実証するため、以下の図に示す消費電力測定環境を構築した。
3．研究実施体制
1. 「名古屋大学」グループ
(1) 研究分担グループ長：高田 広章（名古屋大学 大学院情報科学研究科、教授）
(2) 研究項目
- 低消費電力化リアルタイムOSの検討と実装
- 低消費電力化コンパイラの検討と実装
- 低消費エネルギー化ハードウェアアルゴリズムの検討
2. 九州大学グループ
(1) 研究分担グループ長：石原 亨（九州大学 システムLSI研究センター、助教授）
(2) 研究項目
- 見積もりツールの開発
- RTOS向け見積もりモデルの開発
- 低消費エネルギー化ハードウェアの開発
3. 東芝グループ
(1) 研究分担グループ長：深谷 哲司（（株）東芝 ソフトウェア技術センター、グループ長）
(2) 研究項目
- 組込みシステムにおける低消費エネルギー要件の解析と評価軸の定義
- 低消費エネルギー指向ソフトウェア設計手法の開発
- 評価環境構築